调制解调器电路设计课件

4.1

AD630调制解调器电路

1．AD630的主要技术特性

AD630的优点如下：

（1）AD630的结构使它能够理想地对信号进行处理，如平衡调制器和解调器、锁定放大、相位检测和正交相乘。

（2）在需要确定固定增益、转换增益、多路技术、集成转换功能和高速精确放大的应用时,AD630所具有的特性使它成为最好的选择之一。 4.1AD630调制解调器电路

1．AD63（3）AD630拥有100dB的动态范围，胜过其它任何集成平衡调制器/解调器，甚至可与昂贵的信号处理器件相媲美。

（4）AD630的OP放大器结构使它容易实现高增益和复杂的转换反馈功能。应用电阻可使AD630完成大多数一般应用，而无需增加其它部分。

（5）AD630可以高精度地配置乘法器+1、+2、+3、+4增益。

（6）AD630有引脚跳频补偿（无需外接电容），可使其稳定工作在统一增益，而不牺牲高增益时的动态范围。（3）AD630拥有100dB的动态范围，胜过其它任何集

AD630的开环增益为110dB，闭环增益匹配为0.1%；信道输入电压范围为（-VS+4V）～（+VS-1V），输入偏置电压为100～500μV，信道失真为100dB(在10kHz时)；比较器输入电压范围为（-VS+3V）～（+VS-1.5V），响应时间（-5～+5mV）为200ns；增益带宽为2MHz，上升速度为45V/μs；电源电压范围为5～16.5V，电源电流为5mA；输出电压（RL=2kΩ）为10V，输出电流为25mA。AD630的开环增益为110dB，闭环增益匹配为0.1%

2．AD630的引脚功能与内部结构

AD630采用的封装形式有SOIC－20、PDIP－20、CLCC－20和CERDIP－20，其引脚封装形式和内部结构框图分别如图4.1.1和图4.1.2所示，引脚功能如表4.1.1所示。2．AD630的引脚功能与内部结构

AD630采用的图4.1.1

AD630的引脚封装形式

（a）SOIC－20、PDIP－20、CERDIP－20封装;（b）CLCC－20封装图4.1.1AD630的引脚封装形式

（a）SOIC－2图4.1.2AD630的内部结构框图图4.1.2AD630的内部结构框图表4.1.1

AD630的引脚功能表4.1.1AD630的引脚功能图4.1.3

AD630构成的增益为1的平衡型调制器电路图4.1.3AD630构成的增益为1的平衡型调制器电路

3．AD630的应用电路设计

AD630常用来组成双平衡调制器电路，如图4.1.3和图4.1.4所示，引脚14内部的电阻10kΩ为反馈电阻，引脚12的内部电容为补偿电容，引脚3、4和引脚5、6外接的电位器用于调节零点漂移。AD630构成的增益为2的平衡型调制器电路的采样波形如图4.1.5所示。3．AD630的应用电路设计

AD630图4.1.4

AD630构成的增益为2的平衡型调制器电路图4.1.4AD630构成的增益为2的平衡型调制器电路图4.1.5

AD630构成的增益为2的平衡型调制器电路的采样波形图4.1.5AD630构成的增益为2的平衡型调制器电路的采

4.2

MAX2450正交调制解调器电路

1．MAX2450的主要技术特性

MAX2450的工作电压为+3V，电流消耗为5.9mA。解调器能够接收35～80MHz频率范围内的中频信号，具有51dB电压转换增益，并且能够将IF信号解调为I/Q基带信号。中频输入端输入电阻为400Ω，能够与外接的中频滤波器相匹配。基带输出信号采用完全差分形式，信号幅度为1.35V(峰峰值）。调制器接收振幅达到1.35V(峰峰值)的差分I和Q基带信号，带宽为15MHz。调制器同时产生一个频率范围为35～80MHz的差分IF信号。当ENABLE（使能）引脚端为低电平时，芯片电流消耗小于1μA。

为了尽量减少寄生反馈，MAX2450的内部振荡器的频率通过外接调谐元件被设置为中频频率的两倍。振荡器和相位移相器产生差分的信号具有较低的振幅和相位不平衡。 4.2MAX2450正交调制解调器电路

1．MAX

2．MAX2450的引脚功能与内部结构

MAX2450采用QSOP－20的封装形式。其引脚封装形式和内部结构框图分别如图4.2.1和图4.2.2所示，引脚功能如表4.2.1所示。2．MAX2450的引脚功能与内部结构

MAX245图4.2.1

MAX2450的引脚封装形式图4.2.1MAX2450的引脚封装形式图4.2.2

MAX2450的内部结构框图图4.2.2MAX2450的内部结构框图 表4.2.1

MAX2450的引脚功能 表4.2.1MAX2450的引脚功能MAX2450芯片内部包含有解调器、本地振荡器、正交相位发生器、前置分频器、调制器和偏置电路。

1）解调器

解调器包括一个单端－差分的转换器、两个吉尔伯特（Gilbertcell）乘法器和两个固定增益的放大级。中频信号是以交流耦合的方式输入到IF-IN，芯片内部IF-IN通过一个400Ω的电阻连接到地，且IF放大器提供一个14dB的增益。为了解调，被放大的中频信号被馈送到了I和Q混频器中，乘法器将中频信号和正交本地振荡信号相乘，产生基带I和Q信号，其转换增益为15dB。该信号被基带放大器进一步放大到21dB。基带I和Q放大器通道采用直流耦合形式。MAX2450芯片内部包含有解调器、本地振荡器、正交相位2）本地振荡器

本地振荡器是由一个发射极耦合的差分对组成的。一个外接LC谐振回路决定其振荡频率。谐振回路的Q值影响振荡器的相位噪声。为了便于产生正交信号，振荡频率应该是中频频率的两倍。振荡器可以被一个外接的信号源驱动。这个信号源需要交流耦合到TANK/TANK，并且必须提供200mV(峰峰值)的电平。TANK和TANK之间需要一个2.2μH的扼流圈电感。TANK/TANK的差分输入电阻为10kΩ。对于单端驱动，从TANK到GND连接一个交流旁路电容（1000pF），并且交流耦合TANK到信号源上。2）本地振荡器

本地振荡器是由一个发射极耦合的差分3）正交相位发生器

正交相位发生器使用两个锁存的2分频器对本地振荡频率进行分频，同时产生两个精确的正交信号，内部的限幅放大器形成近似于方波的信号去驱动吉尔伯特混频器。同相信号（本地振荡频率的一半）被前置分频器4分频后输出。

4）前置分频器

PRE_OUT是前置分频器的输出端，可驱动一个10kΩ和6pF的负载，输出信号的幅度为0.35V（峰峰值）。它能够交流耦合到频率合成器的输入端。3）正交相位发生器

正交相位发生器使用两个锁存的2

5）调制器

调制器可接收幅度为1.35V(峰峰值)、频率为15MHz的差分I和Q基带信号，并且转换它们为更高频率的IF信号。这些输入端被内部偏置在1.5V附近，采用外部电容耦合信号进入高阻抗端（差动输入阻抗接近44kΩ），以改善载波抑制。对于单端驱动，从I_IN和Q_IN到GND连接一个交流旁路电容（0.1μF）。

6）主偏置

在正常工作中，使能控制端电压必须高于VCC-0.4V，使能控制端的输入信号为低电平状态，可以关闭主偏置电路，并且减少电路的电流消耗到2μA。主偏置部分包含了一个能隙基准电压发生器和一个PTAT（与绝对温度成比例）电流发生器。

5）调制器

调制器可接收幅度为1.35V

3．MAX2450的应用电路设计

MAX2450的基本应用电路形式如图4.2.3所示。振荡器的谐振电路如图4.2.4所示，其中包含一个电感、两个电容和一个双变容二极管。振荡器的频率范围是130～160MHz。电感直接连接在振荡器的TANK端，在启动期间确保振荡器不被锁住，可进入稳定状态。两个33pF的电容增加谐振回路的Q值，减少VCO的增益。3．MAX2450的应用电路设计

MAX2450的基图4.2.3MAX2450的基本应用电路图图4.2.3MAX2450的基本应用电路图图4.2.4振荡器的谐振电路图图4.2.4振荡器的谐振电路图振荡器频率由下式决定：其中：并且式中：CSTRAY为寄生电容值；LSTRAY为寄生电感值。振荡器频率由下式决定：其中：并且式中：CSTR改变电感或电容值，或者两者都改变，都可以改变振荡频率。为获得更好的相位噪音性能，应保持谐振回路的Q值最大，其表达式为式中：REQ=10kΩ。振荡频率也可以通过改变控制电压VCTRL来改变。改变电感或电容值，或者两者都改变，都可以改变振荡频率。为4.3

RF2713100kHz～250MHz正交调制解调器电路

1．RF2713的引脚功能与内部结构

RF2713采用SOIC－14的封装形式。其引脚封装形式和内部结构框图如图4.3.1所示。

由于RF2713可作为解调器，也可作为调制器，因此其引脚功能根据其用途的不同而异。4.3RF2713100kHz～250MHz正交调制解调器图4.3.1RF2713的引脚封装形式和内部结构框图

图4.3.1RF2713的引脚封装形式和内部结构框图（1）解调器引脚端的功能如下：

引脚端1（IINPUTA）：当RF2713被配置作为一个正交解调器时，两个混频器被IF驱动。无论是单端还是差分驱动，A输入(引脚端1和3)应该被互相连接。同样，两个B输入(引脚端2和4)也应该被互相连接。这样就保证了IF将以同样的高度和相位到达每一个混频器，产生最佳的I／Q输出高度和正交平衡。注意，并联输入的连接改变了输入阻抗（参见Gilbertcell混频器等效电路）。输入阻抗变为630Ω，但在平衡的结构中，输入阻抗会依然保持为1260Ω单端。对于稳定的输入，混频器采用Gilbert蜂窝设计。（1）解调器引脚端的功能如下：

引脚端1（IINP

每一个引脚的这个输入阻抗都是通过由1260Ω的电阻器连接到VCC与晶体管基极并联所决定的。引脚端1和3以及引脚端2和4，4个输入引脚端都有一个内置的直流偏置。因此，这些输入端（引脚端1到引脚端4）都应该被隔直流。隔直电容器的电容值由IF频率所决定。当采用单端驱动时，两组输入端（引脚端1和3以及引脚端2和4）串联的隔直电容器相对一个630Ω输入阻抗应该是低阻抗的。

引脚端2（IINPUTB）：引脚端1互补输入端。功能与引脚端1相同。

引脚端3（QINPUTA）：Q缓冲放大器输入端。功能与引脚端1相同。

引脚端4（QINPUTB）：引脚端3互补输入端。功能与引脚端3相同。

每一个引脚的这个输入阻抗都是通过由1260Ω引脚端5（BGOUT）：能隙基准电压输出端。当电源电压和工作温度变化时，这个电压输出能够保持恒定，也可以作为基准电压用于其他外部电路。该引脚端的输出电流不能够超过1mA。该引脚端应采用一个0.1μF电容器旁路。

引脚端6（IIFOUT）：该引脚端在解调器里不使用，但是为了恰当地偏置I混频器，必须被连接到VCC。

引脚端7（QIFOUT）：该引脚端在解调器里不使用，但是为了恰当地偏置Q混频器，必须被连接到VCC。引脚端5（BGOUT）：能隙基准电压输出端。当电源电压和引脚端8（QOUT）：Q混频器的基带输出端。该引脚端是不可以被内部隔直的，并且由于内部偏置而出现了当前的直流。这是一种发射极输出放大器的输出和一个内部2kΩ下拉电阻器。即使交流输出阻抗为50Ω，这个引脚也可以像一个运算放大器或一个数/模转换器一样被高阻抗负载所驱动。这个输出晶体管不会被偏置，并且它能驱动一个大信号进入一个50Ω负载里。这个输出的直流耦合可以提供直流阻抗连接到地，并且与大于2kΩ的内部下拉电阻器并联。引脚端8（QOUT）：Q混频器的基带输出端。该引脚端是不引脚端9（IOUT）：I混频器的基带输出端，与引脚端8相同(除了Q混频器的基带输出)。

引脚端10、11、12（GND）：接地。为了获得较好的性能，保持导线长度较短并且要直接连接到地面。引脚端9（IOUT）：I混频器的基带输出端，与引脚端8相引脚端13（LOINPUT）：高阻抗单端调制器LO输入端。加到LOINPUT引脚端的信号被2分频后，形成“载波信号”。为了直接调制，载波信号频率与输入信号的IF中心频率相同(除了SSB/SC方式)。这个引脚端的输入阻抗由内部连接到VCC的一个500Ω偏置电阻器所决定。如果这个引脚端被连接到一个直流输出的器件上，则应该采用一个隔直电容器。在交流耦合时连接一个51Ω的电阻器到地，输入阻抗能够很好地与50Ω信号源匹配。对于这个LO输入端，其最大功率传输是不重要的。这个内部LO开关电路是由电压控制的，而不是由功率控制的。LO电路由一个数字分频器和一个限幅放大器组成。限幅放大器确保采用一个矩形波驱动双稳态型的分频器。因为双稳态电路使用限幅器输出的上升沿和下降沿触发。提供到混频器的载波的正交精确性直接与占空比有关。特别注意的是,应该确保LO输入电平至少为20dB。如果LO输入是一个矩形波，为了确保双稳态电路可以适当地触发，需要使用足够大的隔直电容器。IF频率可以低于100kHz。引脚端13（LOINPUT）：高阻抗单端调制器LO输入端引脚端14（VCC）：整个器件的电源电压输入端。该引脚端应该在所有的频率（IF、LO、载波、基带）上被很好地旁路。引脚端14（VCC）：整个器件的电源电压输入端。该引脚端

2．RF2713的应用电路设计

FR2713解调器应用电路电原理图和印制板图分别如图4.3.2～图4.3.5所示，印制板的大小为2.0英寸×2.0英寸，印制板厚度为0.031英寸，印制板材料为FR-4。FR2713调制器应用电路电原理图和印制板图分别如图4.3.6～图4.3.9所示。2．RF2713的应用电路设计

FR2713解调器应图4.3.2

RF2713解调器应用电路电原理图图4.3.2RF2713解调器应用电路电原理图图4.3.3

RF2713解调器应用电路PCB元器件布局图图4.3.3RF2713解调器应用电路PCB元器件布局图图4.3.4RF2713解调器应用电路印制电路板图（元器件面）图4.3.4RF2713解调器应用电路印制电路板图（元器件图4.3.5

RF2713解调器应用电路印制电路板图（底层）图4.3.5RF2713解调器应用电路印制电路板图（底层）图4.3.6

RF2713调制器应用电路电原理图图4.3.6RF2713调制器应用电路电原理图图4.3.7RF2713调制器应用电路PCB元器件布局图图4.3.7RF2713调制器应用电路PCB元器件布局图图4.3.8

RF2713调制器应用电路印制电路板图（元器件面）

图4.3.8RF2713调制器应用电路印制电路板图（元器件图4.3.9

RF2713调制器应用电路印制电路板图（底层）图4.3.9RF2713调制器应用电路印制电路板图（底层）

4.1

AD630调制解调器电路

1．AD630的主要技术特性

AD630的优点如下：

（1）AD630的结构使它能够理想地对信号进行处理，如平衡调制器和解调器、锁定放大、相位检测和正交相乘。

（2）在需要确定固定增益、转换增益、多路技术、集成转换功能和高速精确放大的应用时,AD630所具有的特性使它成为最好的选择之一。 4.1AD630调制解调器电路

1．AD63（3）AD630拥有100dB的动态范围，胜过其它任何集成平衡调制器/解调器，甚至可与昂贵的信号处理器件相媲美。

（4）AD630的OP放大器结构使它容易实现高增益和复杂的转换反馈功能。应用电阻可使AD630完成大多数一般应用，而无需增加其它部分。

（5）AD630可以高精度地配置乘法器+1、+2、+3、+4增益。

（6）AD630有引脚跳频补偿（无需外接电容），可使其稳定工作在统一增益，而不牺牲高增益时的动态范围。（3）AD630拥有100dB的动态范围，胜过其它任何集

AD630的开环增益为110dB，闭环增益匹配为0.1%；信道输入电压范围为（-VS+4V）～（+VS-1V），输入偏置电压为100～500μV，信道失真为100dB(在10kHz时)；比较器输入电压范围为（-VS+3V）～（+VS-1.5V），响应时间（-5～+5mV）为200ns；增益带宽为2MHz，上升速度为45V/μs；电源电压范围为5～16.5V，电源电流为5mA；输出电压（RL=2kΩ）为10V，输出电流为25mA。AD630的开环增益为110dB，闭环增益匹配为0.1%

2．AD630的引脚功能与内部结构

AD630采用的封装形式有SOIC－20、PDIP－20、CLCC－20和CERDIP－20，其引脚封装形式和内部结构框图分别如图4.1.1和图4.1.2所示，引脚功能如表4.1.1所示。2．AD630的引脚功能与内部结构

AD630采用的图4.1.1

AD630的引脚封装形式

（a）SOIC－20、PDIP－20、CERDIP－20封装;（b）CLCC－20封装图4.1.1AD630的引脚封装形式

（a）SOIC－2图4.1.2AD630的内部结构框图图4.1.2AD630的内部结构框图表4.1.1

AD630的引脚功能表4.1.1AD630的引脚功能图4.1.3

AD630构成的增益为1的平衡型调制器电路图4.1.3AD630构成的增益为1的平衡型调制器电路

3．AD630的应用电路设计

AD630常用来组成双平衡调制器电路，如图4.1.3和图4.1.4所示，引脚14内部的电阻10kΩ为反馈电阻，引脚12的内部电容为补偿电容，引脚3、4和引脚5、6外接的电位器用于调节零点漂移。AD630构成的增益为2的平衡型调制器电路的采样波形如图4.1.5所示。3．AD630的应用电路设计

AD630图4.1.4

AD630构成的增益为2的平衡型调制器电路图4.1.4AD630构成的增益为2的平衡型调制器电路图4.1.5

AD630构成的增益为2的平衡型调制器电路的采样波形图4.1.5AD630构成的增益为2的平衡型调制器电路的采

4.2

MAX2450正交调制解调器电路

1．MAX2450的主要技术特性

MAX2450的工作电压为+3V，电流消耗为5.9mA。解调器能够接收35～80MHz频率范围内的中频信号，具有51dB电压转换增益，并且能够将IF信号解调为I/Q基带信号。中频输入端输入电阻为400Ω，能够与外接的中频滤波器相匹配。基带输出信号采用完全差分形式，信号幅度为1.35V(峰峰值）。调制器接收振幅达到1.35V(峰峰值)的差分I和Q基带信号，带宽为15MHz。调制器同时产生一个频率范围为35～80MHz的差分IF信号。当ENABLE（使能）引脚端为低电平时，芯片电流消耗小于1μA。

为了尽量减少寄生反馈，MAX2450的内部振荡器的频率通过外接调谐元件被设置为中频频率的两倍。振荡器和相位移相器产生差分的信号具有较低的振幅和相位不平衡。 4.2MAX2450正交调制解调器电路

1．MAX

2．MAX2450的引脚功能与内部结构

MAX2450采用QSOP－20的封装形式。其引脚封装形式和内部结构框图分别如图4.2.1和图4.2.2所示，引脚功能如表4.2.1所示。2．MAX2450的引脚功能与内部结构

MAX245图4.2.1

MAX2450的引脚封装形式图4.2.1MAX2450的引脚封装形式图4.2.2

MAX2450的内部结构框图图4.2.2MAX2450的内部结构框图 表4.2.1

MAX2450的引脚功能 表4.2.1MAX2450的引脚功能MAX2450芯片内部包含有解调器、本地振荡器、正交相位发生器、前置分频器、调制器和偏置电路。

1）解调器

解调器包括一个单端－差分的转换器、两个吉尔伯特（Gilbertcell）乘法器和两个固定增益的放大级。中频信号是以交流耦合的方式输入到IF-IN，芯片内部IF-IN通过一个400Ω的电阻连接到地，且IF放大器提供一个14dB的增益。为了解调，被放大的中频信号被馈送到了I和Q混频器中，乘法器将中频信号和正交本地振荡信号相乘，产生基带I和Q信号，其转换增益为15dB。该信号被基带放大器进一步放大到21dB。基带I和Q放大器通道采用直流耦合形式。MAX2450芯片内部包含有解调器、本地振荡器、正交相位2）本地振荡器

本地振荡器是由一个发射极耦合的差分对组成的。一个外接LC谐振回路决定其振荡频率。谐振回路的Q值影响振荡器的相位噪声。为了便于产生正交信号，振荡频率应该是中频频率的两倍。振荡器可以被一个外接的信号源驱动。这个信号源需要交流耦合到TANK/TANK，并且必须提供200mV(峰峰值)的电平。TANK和TANK之间需要一个2.2μH的扼流圈电感。TANK/TANK的差分输入电阻为10kΩ。对于单端驱动，从TANK到GND连接一个交流旁路电容（1000pF），并且交流耦合TANK到信号源上。2）本地振荡器

本地振荡器是由一个发射极耦合的差分3）正交相位发生器

正交相位发生器使用两个锁存的2分频器对本地振荡频率进行分频，同时产生两个精确的正交信号，内部的限幅放大器形成近似于方波的信号去驱动吉尔伯特混频器。同相信号（本地振荡频率的一半）被前置分频器4分频后输出。

4）前置分频器

PRE_OUT是前置分频器的输出端，可驱动一个10kΩ和6pF的负载，输出信号的幅度为0.35V（峰峰值）。它能够交流耦合到频率合成器的输入端。3）正交相位发生器

正交相位发生器使用两个锁存的2

5）调制器

调制器可接收幅度为1.35V(峰峰值)、频率为15MHz的差分I和Q基带信号，并且转换它们为更高频率的IF信号。这些输入端被内部偏置在1.5V附近，采用外部电容耦合信号进入高阻抗端（差动输入阻抗接近44kΩ），以改善载波抑制。对于单端驱动，从I_IN和Q_IN到GND连接一个交流旁路电容（0.1μF）。

6）主偏置

在正常工作中，使能控制端电压必须高于VCC-0.4V，使能控制端的输入信号为低电平状态，可以关闭主偏置电路，并且减少电路的电流消耗到2μA。主偏置部分包含了一个能隙基准电压发生器和一个PTAT（与绝对温度成比例）电流发生器。

5）调制器

调制器可接收幅度为1.35V

3．MAX2450的应用电路设计

MAX2450的基本应用电路形式如图4.2.3所示。振荡器的谐振电路如图4.2.4所示，其中包含一个电感、两个电容和一个双变容二极管。振荡器的频率范围是130～160MHz。电感直接连接在振荡器的TANK端，在启动期间确保振荡器不被锁住，可进入稳定状态。两个33pF的电容增加谐振回路的Q值，减少VCO的增益。3．MAX2450的应用电路设计

MAX2450的基图4.2.3MAX2450的基本应用电路图图4.2.3MAX2450的基本应用电路图图4.2.4振荡器的谐振电路图图4.2.4振荡器的谐振电路图振荡器频率由下式决定：其中：并且式中：CSTRAY为寄生电容值；LSTRAY为寄生电感值。振荡器频率由下式决定：其中：并且式中：CSTR改变电感或电容值，或者两者都改变，都可以改变振荡频率。为获得更好的相位噪音性能，应保持谐振回路的Q值最大，其表达式为式中：REQ=10kΩ。振荡频率也可以通过改变控制电压VCTRL来改变。改变电感或电容值，或者两者都改变，都可以改变振荡频率。为4.3

RF2713100kHz～250MHz正交调制解调器电路

1．RF2713的引脚功能与内部结构

RF2713采用SOIC－14的封装形式。其引脚封装形式和内部结构框图如图4.3.1所示。

由于RF2713可作为解调器，也可作为调制器，因此其引脚功能根据其用途的不同而异。4.3RF2713100kHz～250MHz正交调制解调器图4.3.1RF2713的引脚封装形式和内部结构框图

图4.3.1RF2713的引脚封装形式和内部结构框图（1）解调器引脚端的功能如下：

引脚端1（IINPUTA）：当RF2713被配置作为一个正交解调器时，两个混频器被IF驱动。无论是单端还是差分驱动，A输入(引脚端1和3)应该被互相连接。同样，两个B输入(引脚端2和4)也应该被互相连接。这样就保证了IF将以同样的高度和相位到达每一个混频器，产生最佳的I／Q输出高度和正交平衡。注意，并联输入的连接改变了输入阻抗（参见Gilbertcell混频器等效电路）。输入阻抗变为630Ω，但在平衡的结构中，输入阻抗会依然保持为1260Ω单端。对于稳定的输入，混频器采用Gilbert蜂窝设计。（1）解调器引脚端的功能如下：

引脚端1（IINP

每一个引脚的这个输入阻抗都是通过由1260Ω的电阻器连接到VCC与晶体管基极并联所决定的。引脚端1和3以及引脚端2和4，4个输入引脚端都有一个内置的直流偏置。因此，这些输入端（引脚端1到引脚端4）都应该被隔直流。隔直电容器的电容值由IF频率所决定。当采用单端驱动时，两组输入端（引脚端1和3以及引脚端2和4）串联的隔直电容器相对一个630Ω输入阻抗应该是低阻抗的。

引脚端2（IINPUTB）：引脚端1互补输入端。功能与引脚端1相同。

引脚端3（QINPUTA）：Q缓冲放大器输入端。功能与引脚端1相同。

引脚端4（QINPUTB）：引脚端3互补输入端。功能与引脚端3相同。

每一个引脚的这个输入阻抗都是通过由1260Ω引脚端5（BGOUT）：能隙基准电压输出端。当电源电压和工作温度变化时，这个电压输出能够保持恒定，也可以作为基准电压用于其他外部电路。该引脚端的输出电流不能够超过1mA。该引脚端应采用一个0.1μF电容器旁路。

引脚端6（IIFOUT）：该引脚端在解调器里不使用，但是为了恰当地偏置I混频器，必须被连接到VCC。

引脚端7（QIFOUT）：该引脚端在解调器里不使用，但是为了恰当地偏置Q混频器，必须被连接到VCC。引脚端5（BGOUT）：能隙基准电压输出端。当电源电压和引脚端8（QOUT）：Q混频器的基带输出端。该引脚端是不可以被内部隔直的，并且由于内部偏置而出现了当前的直流。这是一种发射极输出放大器的输出和一个内部2kΩ下拉电阻器。即使交流输出阻抗为50Ω，这个引脚也可以像一个运算放大器或一个数/模转换器一样被高阻抗负载所驱动。这个输出晶体管不会被偏置，并且它能驱动一个大信号进入一个50Ω负载里。这个输出的直流耦合可以提供直流阻抗连接到地，并且与大于2kΩ的内部下拉电阻器并联。引脚端8（QOUT）：Q混频器的基带输出端。该引脚端是不引脚端9（IOUT）：I混频器的基带输出端，与引脚端8相同(除了Q混频器的基带输出)。

引脚