可编程器件的结构和工作原理课件

可编程逻辑器件可编程逻辑器件1器件为什么可编程数学基础－－布尔代数逻辑函数的表示：SOP－－最小项之和POS－－最大项之积组合电路的编程实现方法器件为什么可编程数学基础－－布尔代数组合电路的2基本的可编程器件与阵列输入或阵列乘积项输出基本的可编程器件与阵列输入或阵列乘积项输出3PLD出现的背景电路集成度不断提高SSIMSILSIVLSI计算机技术的发展使EDA技术得到广泛应用CADCAEEDA设计方法的发展自下而上自上而下用户需要设计自己需要的专用电路专用集成电路（ASIC－ApplicationSpecificIntegratedCircuits）开发周期长，投入大，风险大可编程器件PLD：开发周期短，投入小，风险小PLD出现的背景电路集成度不断提高4PLD器件的优点集成度高，可以替代多至几千块通用IC芯片极大减小电路的面积，降低功耗，提高可靠性具有完善先进的开发工具提供语言、图形等设计方法，十分灵活通过仿真工具来验证设计的正确性可以反复地擦除、编程，方便设计的修改和升级灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间内部资源丰富，可用于完成存储器、PLL以及DSP的功能。PLD器件的优点集成度高，可以替代多至几千块通用IC芯片5PLD的发展趋势向高集成度、高速度方向进一步发展最高集成度已达到800万门向低电压和低功耗方向发展，内嵌多种功能模块存储器单元，DSP，CPUXilinx推出最小特征尺寸达到90nm的FPGA，降低成本，提高密度向数、模混合可编程方向发展PLD的发展趋势向高集成度、高速度方向进一步发展6PLD生产厂家最大的PLD供应商之一FPGA的发明者，最大的PLD供应商之一ISP技术的发明者提供军品及宇航级产品PLD生产厂家7PLD分类（按集成度）低密度PROM,EPROM,EEPROM,PAL,PLA,GAL只能完成较小规模的逻辑电路高密度，已经有超过800万门的器件EPLD,CPLD,FPGA可用于设计大规模的数字系统集成度高，甚至可以做到SOC（SystemOnaChip）PLD分类（按集成度）低密度8管脚数目：208个电源：3.3V（I/O）2.5V（内核）速度250MHz内部资源4992个逻辑单元10万个逻辑门49152bit的RAM管脚数目：9高密度FPGA集成度的比较厂家器件逻辑宏单元RAMbitDSPblockPLLI/OAlteraEP2S180179,4009,383,04096个DSP模块121,158XilinxXC2VP125125,13610,008,0004个PowerPC处理器121,200ActelAX200010,752295,0008684高密度FPGA集成度的比较厂家逻辑宏单元RAMDSPPLLI10PLD分类（按结构特点）基于与或阵列结构的器件－－阵列型PROM，EEPROM，PAL，GAL，CPLDCPLD的代表芯片如：Altera的MAX系列基于门阵列结构的器件－－单元型FPGAPLD分类（按结构特点）基于与或阵列结构的器件－－阵列型11PLD分类（按编程工艺） 熔丝或反熔丝编程器件－－Actel的FPGA器件体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计初期阶段不灵活Actel推出用Flash保存编程数据的FPGA芯片SRAM－－大多数公司的FPGA器件可反复编程，实现系统功能的动态重构每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序EEPROM－－大多数CPLD器件可反复编程不用每次上电重新下载，但相对速度慢，功耗较大PLD分类（按编程工艺） 熔丝或反熔丝编程器件－－Actel12PLD的逻辑符号表示方法(1)连接的方式PLD的逻辑符号表示方法(1)连接的方式13(2)基本门电路的表示方式F1=A•B•C与门或门ABCDF1

AB

C&

L

AB

C≥1L

DF1=A+B+C+D

(2)基本门电路的表示方式F1=A•B•C与门或门ABCDF14三态输出缓冲器输出恒等于0的与门输出为1的与门输入缓冲器三态输出缓冲器输出恒等于0的与门输出为1的与门输入缓冲器15编程连接技术

PLD表示的与门熔丝工艺的与门原理图L=A•B•C编程连接技术PLD表示的与门熔丝工艺的与门原理图16连接连接连接断开A、B、C中有一个为0A、B、C都为1输出为0；输出为1。L=AC断开连接连接断开L=ABCXX器件的开关状态不同,电路实现逻辑函数也就不同101111连接连接连接断开A、B、C中有一个为0A、B、C都为1输17PLD中的三种与、或阵列与阵列、或阵列均可编程(PLA)与阵列固定，或阵列可编程(PROM)与阵列可编程，或阵列固定(PAL和GAL等)输出函数为最小项表达式输出函数的乘积项数不可变每个乘积项所含变量数可变输出函数的乘积项数可变每个乘积项所含变量数可变PLD中的三种与、或阵列与阵列、或阵列与阵列固定，或阵与阵列18组合逻辑电路的PLD实现

例1由PLA构成的逻辑电路如图所示，试写出该电路的逻辑表达式，并确定其逻辑功能。写出该电路的逻辑表达式：组合逻辑电路的PLD实现例1由PLA构19AnBnCnAnBnAnCnBnCn全加器AnBnCnAnBnCnAnBnCnAnBnCnAnBnAnCnBnCn全加器AnBnCnAnB20试写出该电路的逻辑表达式。

试写出该电路的逻辑表达式。21PLD的输出结构举例专用输出结构（基本组合输出结构）PLD的输出结构举例专用输出结构（基本组合输出结构）22异步I/O输出结构异步I/O输出结构23寄存器输出结构寄存器输出结构24其它输出结构含异或门的寄存器输出结构算术选通反馈结构输出逻辑宏单元OLMC其它输出结构含异或门的寄存器输出结构25可编程通用阵列逻辑

GeneralArrayLogic-GAL在PAL基础上发展而来与阵列可编程、或阵列固定输出功能可以自己定义E2COMS工艺，可多次编程有电子标签，可编程保密位与TTL器件兼容可编程通用阵列逻辑

GeneralArrayLogic26GA

L16v8框图GA

L16v8框图27GAL通用结构输入缓冲器8个输出缓冲器（三态）8个与门阵列64×32输出反馈/输入缓冲器8个输出逻辑宏单元8个（含或门阵列） OLMC（OUTPUTLOGICMacroCell）时钟，选通GAL通用结构输入缓冲器8个281个可编程的与阵列8个输入缓冲器8个输出/反馈缓冲器8个三态输出缓冲器8个输出逻辑宏单元

1个时钟输入CLK缓冲器1个输出使能缓冲器1个可编程的与阵列8个输入缓冲器8个输出/反馈缓冲器8个三态29OLMC结构OLMC结构30输出逻辑宏单元（OLMC）结构D触发器或门异或门多路开关多路开关多路开关多路开关1)D触发器锁存或门的输出状态，使GAL可构成时序逻辑电路2)4个多路开关PTMUX：控制来自与阵列的第一乘积项TSMUX:选择输出三态缓冲器的选通信号FMUX:决定反馈信号的来源OMUX:控制输出信号是否锁存3)异或门 用于控制输出信号的极性输出逻辑宏单元（OLMC）结构D触发器或门异或门多路开关多路31OLMC组成8输入或门构成或门阵列异或门控制输出信号的极性（XOR为1时，输出反相）D触发器寄存数据，完成时序电路功能整个GAL16V8的CK、OE共用四个多路器（由AC0，AC1控制）PTMUX：选择输入OMUX：选择输出TSMUX：选择输出三态门的控制信号FMUX：选择反馈信号OLMC组成8输入或门构成或门阵列32OLMC的组态结构由SYN、AC0，AC1(n)控制101－专用输入模式100－专用输出模式111－选通组合输出模式010－时序模式011－在时序电路中的组合输出OLMC的组态结构由SYN、AC0，AC1(n)控制33OLMC工作在专用输入模式。三态缓冲器为高阻态，来自邻级输出信号接到与逻辑阵列的输入当SYN=1AC0=0AC1=1时OLMC工作在专用输入模式。三态缓冲器为高阻态，来自邻级输出34101－专用输入101－专用输入35OLMC为组合输出模式三态门选通异或门输出经触发器送三态门当SYN=1

AC0=0AC1=0时OLMC为组合输出模式当SYN=1AC0=0AC1=0时36100－专用输出100－专用输出37111－选通输出111－选通输出38010－时序输出010－时序输出39011－时序电路中的组合输出011－时序电路中的组合输出40GAL编程原理先擦除原有数据P/V管脚（19）设为高电平Sdin管脚（9）为数据输入端（串行）Sclk管脚（8）为时钟输入端RAG0-RAG5选择行地址（3，4，5，6，7，18）GAL编程原理先擦除原有数据41行地址映射行地址映射42电子标签*可以自己定义电子标签各段的含义电子标签*可以自己定义电子标签各段的含义43结构控制字积项禁止位（供64位）XOR（8位）SYN（1位）AC0（一位）AC1（8位）结构控制字积项禁止位（供64位）44加密单元1位一旦加密，禁止读出内部编程内容。只有整体擦除时才能擦除加密单元整体擦除位1位加密单元1位45复杂可编程逻辑器件－CPLD典型的CPLD是由PLD模块阵列组成，阵列之间有可编程的互连结构PLDPLDPLDPLDPLDPLD类似于PAL可编程的连线复杂可编程逻辑器件－CPLD典型的CPLD是由PLD模块阵列46AlteraMAX7000CPLD逻辑阵列模块可编程IO模块AlteraMAX7000CPLD逻辑阵列模块可编程47MAX7000内部结构逻辑阵列块LAB，实现用户设计的逻辑功能，每个LAB内部包含16个逻辑宏单元（MacroCell）。I/O控制块，可配置为输入、输出和双向三种工作模式。可编程连线阵列PIA，为LAB之间的信号提供连接所需的通道。特定输入/输出管脚：GCLK，GClrn，OEMAX7000内部结构逻辑阵列块LAB，实现用户设计的逻辑功48宏单元（Marocell)，可编程连线（PIA)和I/O控制块。宏单元是PLD的基本结构，由它来实现基本的逻辑功能。图中兰色部分是多个宏单元的集合。可编程连线负责信号传递，连接所有的宏单元。I/O控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。INPUT/GCLK1，INPUT/GCLRn,INPUT/OE1,INPUT/OE2是全局时钟，清零和输出使能信号，这几个信号有专用连线与PLD中每个宏单元相连，信号到每个宏单元的延时相同并且延时最短宏单元（Marocell)，可编程连线（PIA)和I/O控制49宏单元内部结构乘积项逻辑阵列乘积项选择矩阵可编程触发器宏单元内部结构乘积项逻辑阵列乘积项选择矩阵可编程50宏单元内部结构乘积项逻辑阵列和乘积项选择矩阵：实现输入信号的组合逻辑可编程触发器模块：实现时序逻辑。主要对5个选择器进行设置。扩展乘积项：对于更加复杂的逻辑功能，需要附加的乘积项来实现，有并联扩展乘积项和串连扩展乘积项两种形式。宏单元内部结构乘积项逻辑阵列和乘积项选择矩阵：实现输入信号的51可编程的I/O单元能兼容TTL和CMOS多种接口和电压标准可配置为输入、输出、双向、集电极开路和三态等形式能提供适当的驱动电流降低功耗，防止过冲和减少电源噪声支持多种接口电压（降低功耗）1.2～0.5um,5V0.35um,3.3V0.25um,internal2.5V,I/O3.3V0.18um,internal1.8V,I/O2.5Vand3.3V可编程的I/O单元能兼容TTL和CMOS多种接口和电压标准52可编程I/O单元的摆率相邻连线之间存在一定的寄生耦合电容，一根线过大的压摆率必然导致相邻导线上感应出噪声尖峰（毛刺），或者出现阻抗不匹配的现象，从而影响电路的正常工作。较高的摆率意味着输出驱动必须克服线路的寄生容抗，这将导致：一是电路的功耗加大；二是驱动寄生电容时会导致电源引线和地引线上的噪声电压。在低速应用场合可以通过编程降低输出信号摆率，从而减少系统噪声，但加大了该信号的延时（4～5ns）。可编程I/O单元的摆率相邻连线之间存在一定的寄生耦合电容，一53可编程连线阵列在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间性能容易预测。因为器件工艺问题，连线阵列不能做到100％的连通率。可编程连线阵列在各个逻辑宏单元之间以及逻辑宏单元与I/O单元54FPGA结构原理图IOBCLB包含多个逻辑单元PICFPGA结构原理图IOBCLB包含多个逻辑单元PIC55内部结构称为LCA（LogicCellArray）由三个部分组成：可编程逻辑块（CLB）可编程输入输出模块（IOB）可编程内部连线（PIC）内部结构称为LCA（LogicCellArray）由三个56CLB（LE）内部结构CLB（LE）内部结构57查找表的基本原理实际逻辑电路LUT的实现方式

a,b,c,d输入逻辑输出地址RAM中存储的内容00000000000001000010....0...01111111111N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多个输入的查找表采用多个逻辑块级连的方式查找表的基本原理实际逻辑电路LUT的实现方式

58查找表的基本原理N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多于输入的查找表采用多个逻辑块级连的方式查找表的基本原理N个输入的逻辑函数需要2的N次方的容量的SR59可编程连线可编程连线60XilinxLCA的连线XilinxLCA的连线61单长线：贯穿于CLB之间，最小连接长度是相邻CLB的行距和列距；双长线：经过两个CLB之后和开关矩阵相连；长线：贯穿整个芯片，不经过开关矩阵；开关矩阵：提供灵活的互连；可编程互连点：将CLB的I/O和连线网络连接；开关矩阵的尺寸>CLB单长线：贯穿于CLB之间，最小连接长度是相邻CLB的行距和列62能兼容TTL和CMOS多种接口电压和接口标准；可配置为输入、输出、三态等各种组态；能提供适当的驱动电压和电流；能得到正确的输入，正确快速的传递时序信息；防止过冲，小压降，低噪声；可编程I/O单元能兼容TTL和CMOS多种接口电压和接口标准；可编程I/O单63保护二级管可配置的上下拉输出三态和摆率控制时序或组合输出时序或组合输入保护二级管可配置的输出三态和摆率控制时序或组合输出时序或组合64CPLD与FPGA的区别CPLDFPGA内部结构Product－termLook－upTable程序存储内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成控制逻辑能完成比较复杂的算法速度快慢其他资源－EAB，锁相环保密性可加密一般不能保密CPLD与FPGA的区别CPLDFPGA内部结构Produc65PLD的开发流程PLD的开发流程66设计输入原理图输入使用元件符号和连线等描述综合的效率很高但设计大规模的数字系统时则显得繁琐，且可读性不强，一般用于顶层设计时各模块之间的连接。HDL语言输入逻辑描述功能强，可读性强成为国际标准，便于移植原理图与HDL的联系－－高级语言与汇编语言关系类似设计输入原理图输入673.1设计输入波形输入适合时序重复的功能，不建议使用。底层编辑对器件内部资源进行设计，达到合理的布局和布线，以及分配引脚。网表输入文件从第三方软件输入设计结果层次输入融合多个设计模块，完成一个数字系统。3.1设计输入波形输入68设计处理自动错误定位发现设计的错误，如HDL的语法错误，以及与逻辑设计原则相违背的设计。逻辑综合与适配多器件划分划分时保证所需器件最小，器件之间的引脚最少，即耦合最小。输出编程文件：生成可供器件编程使用的数据文件对器件编程的文件（*pof）对SRAM编程的文件（*sof）设计处理自动错误定位69设计处理综合和优化优化：将逻辑化简，去除冗余项，减少设计所耗用的资源综合：将模块化层次化设计的多个文件合并为一个网表，使设计层次平面化映射把设计分为多个适合特定器件内部逻辑资源实现的逻辑小块的形式布局与布线将已分割的逻辑小块放到器件内部逻辑资源的具体位置并利用布线资源完成各功能块之间的连接设计处理综合和优化70模拟仿真功能仿真不考虑信号传输和器件的延时时序仿真不同器件的内部延时不一样，不同的布局、布线延时也会有比较大的不同在线验证利用实现手段测试器件最终功能和性能指标模拟仿真功能仿真71在系统编程技术ISP－－

InSystemProgram对PLD的逻辑功能可随时进行修改。由Lattice公司率先发明优点：方便硬件的调试方便硬件版本的升级，类似于软件升级在系统编程技术ISP－－

InSystemProgram72在系统编程技术ISP－－

InSystemProgram在系统编程技术ISP－－

InSystemProgram73可编程逻辑器件可编程逻辑器件74器件为什么可编程数学基础－－布尔代数逻辑函数的表示：SOP－－最小项之和POS－－最大项之积组合电路的编程实现方法器件为什么可编程数学基础－－布尔代数组合电路的75基本的可编程器件与阵列输入或阵列乘积项输出基本的可编程器件与阵列输入或阵列乘积项输出76PLD出现的背景电路集成度不断提高SSIMSILSIVLSI计算机技术的发展使EDA技术得到广泛应用CADCAEEDA设计方法的发展自下而上自上而下用户需要设计自己需要的专用电路专用集成电路（ASIC－ApplicationSpecificIntegratedCircuits）开发周期长，投入大，风险大可编程器件PLD：开发周期短，投入小，风险小PLD出现的背景电路集成度不断提高77PLD器件的优点集成度高，可以替代多至几千块通用IC芯片极大减小电路的面积，降低功耗，提高可靠性具有完善先进的开发工具提供语言、图形等设计方法，十分灵活通过仿真工具来验证设计的正确性可以反复地擦除、编程，方便设计的修改和升级灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间内部资源丰富，可用于完成存储器、PLL以及DSP的功能。PLD器件的优点集成度高，可以替代多至几千块通用IC芯片78PLD的发展趋势向高集成度、高速度方向进一步发展最高集成度已达到800万门向低电压和低功耗方向发展，内嵌多种功能模块存储器单元，DSP，CPUXilinx推出最小特征尺寸达到90nm的FPGA，降低成本，提高密度向数、模混合可编程方向发展PLD的发展趋势向高集成度、高速度方向进一步发展79PLD生产厂家最大的PLD供应商之一FPGA的发明者，最大的PLD供应商之一ISP技术的发明者提供军品及宇航级产品PLD生产厂家80PLD分类（按集成度）低密度PROM,EPROM,EEPROM,PAL,PLA,GAL只能完成较小规模的逻辑电路高密度，已经有超过800万门的器件EPLD,CPLD,FPGA可用于设计大规模的数字系统集成度高，甚至可以做到SOC（SystemOnaChip）PLD分类（按集成度）低密度81管脚数目：208个电源：3.3V（I/O）2.5V（内核）速度250MHz内部资源4992个逻辑单元10万个逻辑门49152bit的RAM管脚数目：82高密度FPGA集成度的比较厂家器件逻辑宏单元RAMbitDSPblockPLLI/OAlteraEP2S180179,4009,383,04096个DSP模块121,158XilinxXC2VP125125,13610,008,0004个PowerPC处理器121,200ActelAX200010,752295,0008684高密度FPGA集成度的比较厂家逻辑宏单元RAMDSPPLLI83PLD分类（按结构特点）基于与或阵列结构的器件－－阵列型PROM，EEPROM，PAL，GAL，CPLDCPLD的代表芯片如：Altera的MAX系列基于门阵列结构的器件－－单元型FPGAPLD分类（按结构特点）基于与或阵列结构的器件－－阵列型84PLD分类（按编程工艺） 熔丝或反熔丝编程器件－－Actel的FPGA器件体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计初期阶段不灵活Actel推出用Flash保存编程数据的FPGA芯片SRAM－－大多数公司的FPGA器件可反复编程，实现系统功能的动态重构每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序EEPROM－－大多数CPLD器件可反复编程不用每次上电重新下载，但相对速度慢，功耗较大PLD分类（按编程工艺） 熔丝或反熔丝编程器件－－Actel85PLD的逻辑符号表示方法(1)连接的方式PLD的逻辑符号表示方法(1)连接的方式86(2)基本门电路的表示方式F1=A•B•C与门或门ABCDF1

AB

C&

L

AB

C≥1L

DF1=A+B+C+D

(2)基本门电路的表示方式F1=A•B•C与门或门ABCDF87三态输出缓冲器输出恒等于0的与门输出为1的与门输入缓冲器三态输出缓冲器输出恒等于0的与门输出为1的与门输入缓冲器88编程连接技术

PLD表示的与门熔丝工艺的与门原理图L=A•B•C编程连接技术PLD表示的与门熔丝工艺的与门原理图89连接连接连接断开A、B、C中有一个为0A、B、C都为1输出为0；输出为1。L=AC断开连接连接断开L=ABCXX器件的开关状态不同,电路实现逻辑函数也就不同101111连接连接连接断开A、B、C中有一个为0A、B、C都为1输90PLD中的三种与、或阵列与阵列、或阵列均可编程(PLA)与阵列固定，或阵列可编程(PROM)与阵列可编程，或阵列固定(PAL和GAL等)输出函数为最小项表达式输出函数的乘积项数不可变每个乘积项所含变量数可变输出函数的乘积项数可变每个乘积项所含变量数可变PLD中的三种与、或阵列与阵列、或阵列与阵列固定，或阵与阵列91组合逻辑电路的PLD实现

例1由PLA构成的逻辑电路如图所示，试写出该电路的逻辑表达式，并确定其逻辑功能。写出该电路的逻辑表达式：组合逻辑电路的PLD实现例1由PLA构92AnBnCnAnBnAnCnBnCn全加器AnBnCnAnBnCnAnBnCnAnBnCnAnBnAnCnBnCn全加器AnBnCnAnB93试写出该电路的逻辑表达式。

试写出该电路的逻辑表达式。94PLD的输出结构举例专用输出结构（基本组合输出结构）PLD的输出结构举例专用输出结构（基本组合输出结构）95异步I/O输出结构异步I/O输出结构96寄存器输出结构寄存器输出结构97其它输出结构含异或门的寄存器输出结构算术选通反馈结构输出逻辑宏单元OLMC其它输出结构含异或门的寄存器输出结构98可编程通用阵列逻辑

GeneralArrayLogic-GAL在PAL基础上发展而来与阵列可编程、或阵列固定输出功能可以自己定义E2COMS工艺，可多次编程有电子标签，可编程保密位与TTL器件兼容可编程通用阵列逻辑

GeneralArrayLogic99GA

L16v8框图GA

L16v8框图100GAL通用结构输入缓冲器8个输出缓冲器（三态）8个与门阵列64×32输出反馈/输入缓冲器8个输出逻辑宏单元8个（含或门阵列） OLMC（OUTPUTLOGICMacroCell）时钟，选通GAL通用结构输入缓冲器8个1011个可编程的与阵列8个输入缓冲器8个输出/反馈缓冲器8个三态输出缓冲器8个输出逻辑宏单元

1个时钟输入CLK缓冲器1个输出使能缓冲器1个可编程的与阵列8个输入缓冲器8个输出/反馈缓冲器8个三态102OLMC结构OLMC结构103输出逻辑宏单元（OLMC）结构D触发器或门异或门多路开关多路开关多路开关多路开关1)D触发器锁存或门的输出状态，使GAL可构成时序逻辑电路2)4个多路开关PTMUX：控制来自与阵列的第一乘积项TSMUX:选择输出三态缓冲器的选通信号FMUX:决定反馈信号的来源OMUX:控制输出信号是否锁存3)异或门 用于控制输出信号的极性输出逻辑宏单元（OLMC）结构D触发器或门异或门多路开关多路104OLMC组成8输入或门构成或门阵列异或门控制输出信号的极性（XOR为1时，输出反相）D触发器寄存数据，完成时序电路功能整个GAL16V8的CK、OE共用四个多路器（由AC0，AC1控制）PTMUX：选择输入OMUX：选择输出TSMUX：选择输出三态门的控制信号FMUX：选择反馈信号OLMC组成8输入或门构成或门阵列105OLMC的组态结构由SYN、AC0，AC1(n)控制101－专用输入模式100－专用输出模式111－选通组合输出模式010－时序模式011－在时序电路中的组合输出OLMC的组态结构由SYN、AC0，AC1(n)控制106OLMC工作在专用输入模式。三态缓冲器为高阻态，来自邻级输出信号接到与逻辑阵列的输入当SYN=1AC0=0AC1=1时OLMC工作在专用输入模式。三态缓冲器为高阻态，来自邻级输出107101－专用输入101－专用输入108OLMC为组合输出模式三态门选通异或门输出经触发器送三态门当SYN=1

AC0=0AC1=0时OLMC为组合输出模式当SYN=1AC0=0AC1=0时109100－专用输出100－专用输出110111－选通输出111－选通输出111010－时序输出010－时序输出112011－时序电路中的组合输出011－时序电路中的组合输出113GAL编程原理先擦除原有数据P/V管脚（19）设为高电平Sdin管脚（9）为数据输入端（串行）Sclk管脚（8）为时钟输入端RAG0-RAG5选择行地址（3，4，5，6，7，18）GAL编程原理先擦除原有数据114行地址映射行地址映射115电子标签*可以自己定义电子标签各段的含义电子标签*可以自己定义电子标签各段的含义116结构控制字积项禁止位（供64位）XOR（8位）SYN（1位）AC0（一位）AC1（8位）结构控制字积项禁止位（供64位）117加密单元1位一旦加密，禁止读出内部编程内容。只有整体擦除时才能擦除加密单元整体擦除位1位加密单元1位118复杂可编程逻辑器件－CPLD典型的CPLD是由PLD模块阵列组成，阵列之间有可编程的互连结构PLDPLDPLDPLDPLDPLD类似于PAL可编程的连线复杂可编程逻辑器件－CPLD典型的CPLD是由PLD模块阵列119AlteraMAX7000CPLD逻辑阵列模块可编程IO模块AlteraMAX7000CPLD逻辑阵列模块可编程120MAX7000内部结构逻辑阵列块LAB，实现用户设计的逻辑功能，每个LAB内部包含16个逻辑宏单元（MacroCell）。I/O控制块，可配置为输入、输出和双向三种工作模式。可编程连线阵列PIA，为LAB之间的信号提供连接所需的通道。特定输入/输出管脚：GCLK，GClrn，OEMAX7000内部结构逻辑阵列块LAB，实现用户设计的逻辑功121宏单元（Marocell)，可编程连线（PIA)和I/O控制块。宏单元是PLD的基本结构，由它来实现基本的逻辑功能。图中兰色部分是多个宏单元的集合。可编程连线负责信号传递，连接所有的宏单元。I/O控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。INPUT/GCLK1，INPUT/GCLRn,INPUT/OE1,INPUT/OE2是全局时钟，清零和输出使能信号，这几个信号有专用连线与PLD中每个宏单元相连，信号到每个宏单元的延时相同并且延时最短宏单元（Marocell)，可编程连线（PIA)和I/O控制122宏单元内部结构乘积项逻辑阵列乘积项选择矩阵可编程触发器宏单元内部结构乘积项逻辑阵列乘积项选择矩阵可编程123宏单元内部结构乘积项逻辑阵列和乘积项选择矩阵：实现输入信号的组合逻辑可编程触发器模块：实现时序逻辑。主要对5个选择器进行设置。扩展乘积项：对于更加复杂的逻辑功能，需要附加的乘积项来实现，有并联扩展乘积项和串连扩展乘积项两种形式。宏单元内部结构乘积项逻辑阵列和乘积项选择矩阵：实现输入信号的124可编程的I/O单元能兼容TTL和CMOS多种接口和电压标准可配置为输入、输出、双向、集电极开路和三态等形式能提供适当的驱动电流降低功耗，防止过冲和减少电源噪声支持多种接口电压（降低功耗）1.2～0.5um,5V0.35um,3.3V0.25um,internal2.5V,I/O3.3V0.18um,internal1.8V,I/O2.5Vand3.3V可编程的I/O单元能兼容TTL和CMOS多种接口和电压标准125可编程I/O单元的摆率相邻连线之间存在一定的寄生耦合电容，一根线过大的压摆率必然导致相邻导线上感应出噪声尖峰（毛刺），或者出现阻抗不匹配的现象，从而影响电路的正常工作。较高的摆率意味着输出驱动必须克服线路的寄生容抗，这将导致：一是电路的功耗加大；二是驱动寄生电容时会导致电源引线和地引线上的噪声电压。在低速应用场合可以通过编程降低输出信号摆率，从而减少系统噪声，但加大了该信号的延时（4～5ns）。可编程I/O单元的摆率相邻连线之间存在一定的寄生耦合电容，一126可编程连线阵列在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间性能容易预测。因为器件工艺问题，连线阵列不能做到100％的连通率。可编程连线阵列在各个逻辑宏单元之间以及逻辑宏单元与I/O单元127FPGA结构原理图IOBCLB包含多个逻辑单元PICFPGA结构原理图IOBCLB包含多个逻辑单元PIC128内部结构称为LCA（LogicCellArray）由三个部分组成：可编程逻辑块（CLB）可编程输入输出模块（IOB）可编程内部连线（PIC）内部结构称为LCA（LogicCellArray）由三个129CLB（LE）内部结构CLB（LE）内部结构130查找表的基本原理实际逻辑电路LUT的实现方式

a,b,c,d输入逻辑输出地址RAM中存储的内容00000000000001000010....0...01111111111N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多个输入的查找表采用多个逻辑块级连的方式查找表的基本原理实际逻辑电路LUT的实现方式

131查找表的基本原理N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多于输入的查找表