阻抗匹配之三个要素课件_第1页
阻抗匹配之三个要素课件_第2页
阻抗匹配之三个要素课件_第3页
阻抗匹配之三个要素课件_第4页
阻抗匹配之三个要素课件_第5页
已阅读5页,还剩29页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

阻抗控制設計與運用TAPOWER/GROUNDSIGNALWSIGNALWTAADPOWER/GROUNDPOWER/GROUND1999.09.06JOHNNYHSU徐振連2002.07.13楊智凱教授在磁場區裡之條線(STRIPLINE)磁場靜電場當有電流流動時就產生磁場,磁場方向依安培右手準則;當有磁場就產生電感Inductance,符號為“L”;一帶正電金屬靠近另一不帶電金屬,帶正電金屬會誘發另一不帶電金屬產生負電,兩導體間產生電壓,當有電壓時就產生靜電場;從而產生電力線,電力線由正極射向負極,當有電場就產生電容Capacitance,符號為“C”;+++++++++MOVE+++++++++---------電力線C傳輸線構成之三要素訊號線介質層接地層++傳輸線傳輸線構成之三要素傳輸線構成之三要素阻抗匹配之三個要素

輸出阻抗(原始主動零件)特性阻抗(訊號線)輸入阻抗(被動零件)阻抗匹配(ImpedanceMatch)sourceP.C.B.LOAD阻抗匹配之三個要素阻抗匹配之三個要素當信號源輸出阻抗為60Ω,負載阻抗為60Ω電阻時,傳輸線之特性阻抗必須為60Ω

即ZL=J60,ZC=-J120可利用串並聯混合電路原理,虛擬負載阻抗位於無限遠處,即R1=(RL+R11)//R12=60Ω,R2=(R1+R21)//R22=60Ω負載阻抗GNDSIGNALR31=60ΩIn=60ΩR32=120ΩR22=120ΩR12=120ΩR21=60ΩR11=60ΩRL=60ΩR1R2測試cableT1=60ΩPCB線路T2=60Ω60ΩTDRZ0=60Ω第一次阻抗波形改變尾端傳輸訊號從開路端反射波第一次阻抗波反射如果信號源輸出阻抗、傳輸線特性阻抗和負載阻抗不同為60Ω,則脈衝方波會產生反射,此時正向信號會與反射信號相抵消,從而使信號衰減變形名詞定義:何謂“特性阻抗值”

(CharacteristicImpedance,

ZO)

?

單位為歐姆(ohm,Ω),特性阻抗常見有28,50,60,75,100Ω幾種無限長傳輸線,對高頻訊號呈現之阻抗稱之為特性阻抗.一有限長傳輸線,一端接上與特性阻抗相同之負載時另一端對高頻

訊號呈現之阻抗正好與特性阻抗相同.

與其電感L及電容C都有關係,即12πfCL=k*lD/A,k為常數,l為長度,D為直徑/線厚,A為正對面積C=ε*A/T,ε為介電常數,A為正對面積,T為介質層厚度/距離Zo2=ZL*ZC=2πfL*=L*CZo=√L/C阻抗影響之因素*

A.介質常數(ε):

由絕緣材料(原物料)決定.*B.線路厚度(H):

由銅箔基板之銅厚(原物料)及電鍍銅厚(製程能力)決定

C.線寬(W):

線寬由客戶決定,寬度穩定度由製程能力決定(A/W,D/FIMAGE,ETCH…..)D.層間絕緣厚度(T):

由原物料PREPREG厚度、製程流膠控制能力、

殘銅率(製程能力)決定

阻抗之類別:

特性阻抗(CharacteristicImpedance)

差動阻抗(DifferentialImpedance)

共模阻抗(CommonModeImpedance)

奇模阻抗(OddModeImpedance)

偶模阻抗(EvenModeImpedance)(=1/2倍特性阻抗;=1/2倍差動阻抗)(=2倍共模阻抗)("當二導體與其大地絕緣後,彼此之間的阻抗")("二導線間的量測阻抗")(“將兩導線連接在一起時,導線對大地之間的阻抗關係")(“當兩導線做差動使用時,任一導線對大地之間的阻抗")(“當兩導線用來傳輸兩完全相同且極性一致的信號時,其任一導線對大地之間的阻抗")阻抗量測之coupon設計0.100"0.100"6.0"~12.0"6.0"(TYP.)WWEIP/N:XXXXXXXXX2IMPEDANCE:XX±XΩ護衛路徑(GuardTrace)

接地孔(內層Gnd/Vcc作ThermalPad)>W(線寬)信號線線寬(W)信號孔(內層Gnd/Vcc作隔離0.010"以上)圖案一(Termination)建議採用此種方式*注意:1.兩GND及POWER之間所加之訊號線邊之護衛路徑,不可遮蔽到GND及POWER之間任一層SIGNALTRACE.2.相鄰信號層之最近GND或POWER層為阻抗量測之接地參考層阻抗設計COUPON(4層板)L2(GROUND)L3(POWER)L2L4L1L3L2L1L4SIGNALGROUNDCOMP.SIDEL3SOLD.SIDEL2L4L1L3L2L3L4L1SIGNALGROUND阻抗設計COUPON(8層板)L4(SIGNAL)L5(SIGNAL)L2(GROUND)L7(GROUND)L3(SIGNAL)SOLD.SIDEL2L3L1L5L4L2L7L7L2L2L7L7L1L3L8L6SIGNALGROUNDL7L2L7L2L6L8L4L5L6(SIGNAL)L2L3L1L5L4L2L7L7L2L2L7L7L1L3L8L6SIGNALGROUNDCOMP.SIDEL7L2L7L2L6L8L4L5高性能印刷電路板之要求傳輸速度增快降低高頻下之信號損耗控制阻抗(ControlImpedance)與串音(CrossTalk)耐熱性,抗化性佳吸水性低尺寸安定性(DimensionalStability)佳

Z-AxisCTE低操作性(Processability)佳提昇細線,小孔,與多層板(6L以上)良率(Yield)線路與絕緣層厚度控制NoiseSourceinanEcl.BasedSystem(34%)(5%)(16%)(5%)(16%)(7%)(8%)(9%)TotalofAllNoiseSources=224mVAvailableNoiseBudget=125mV ExcessNoise=99mV ImpedanceMismatchSources

Changesintracewidth

Stubs

Loads

Connectortransitions

Poorlymatchedterminationsorlackofterminations

Largepowerplanediscontinuities

Inotherwords,anythingthatcanchangetheLoorCoofatransmissionlinewillchangeitsimpedance.

NOTE:Inspiteofpopularheldbeliefs,viasandrightanglebendsarenotmeasuresourcesofimpedancemismatch.RiseTimeandPropagationDelayExamples#1-

10Nsrisetime(typicalTTL)-

1Nsinterconnectdelay(~6inches)10ns1nsNoProblemRiseTimeandPropagationDelayExamples#2-

0.5Nsrisetime(ECLoradvancedCMOSLogic)-

1Nsinterconnectdelay(~6inches)Reflectionoccuratanyrisetime,however,atslowerrisetimestheynotbesignificantinthecircuit0.5ns1nsReflection名詞定義:

意指PCB之外層Trace,經一介電物質鄰接一整片平面(solidplane).Microstrip方式提供PCB上之RF壓制,同時也可容許比stripline較快之clock及邏輯訊號.此較快之clock及邏輯訊號是因為較小之耦合電容及較低之空載傳輸延遲.Microstrip的缺點是此PCB外部信號層會輻射RF能量進入環境,除非在此層之上下加入金屬屏蔽.MICRO-STRIPLINETAPOWER/GROUNDSIGNALW何謂“微條線”(Microstrip)?MICRO-STRIPLINETPOWER/GROUNDSIGNALWA名詞定義:

信號層介於兩個solidplane(Voltage或Ground)之間,可達到較佳之幅射防制,但只能用在較低之傳輸速度.因信號層介於兩個solidplanes之間,兩平面間會有電容性耦合,導致降低高速信號之邊緣速率(edgerate),Stripline

之電容耦合效應在邊緣速率快於1ns之信號上較為顯著.使用Stripline的主要效應是對內部trace之RF能量之完整屏蔽,因而對射頻輻射有較佳之抑制能力.何謂“條線式”(Stripline)?STRIPLINESIGNALWTAADPOWER/GROUNDPOWER/GROUNDSIGNALWTADPOWER/GROUNDPOWER/GROUNDASTRIPLINE名詞定義:何謂“介質常數”?

(DielectricConstant)

某一介質材料的電容ε,與相同條件下以真空為介質之電容εo,兩者之比值(ε/εo)

稱為該材料的介質常數DielectricConstant,又稱透電率Permittivity.日文名詞為誘電率.在傳訊頻率1MHZ下,傳統FR-4

基材之介質常數為4.5.每降低10%的Dk值,可以達成大約5%特性阻抗的提升.阻抗計算公式MICRO-STRIPLINETAPOWER/GROUNDSIGNALW1Applications:LogicPCB,RF,MicrowaveCircuits87√εr+1.41Ln[]5.98*A0.8W+TZo=EMBEDEDMICRO-STRIPLINEPOWER/GROUNDSIGNALWTDA2用途:LogicPCB87√εr+1.41Ln[]5.98*A0.8W+TZo=εr=ε[1-exp(-1.55D/A)]

MS_介電常數(εr)4.1000

MS_線路寬度(W)0.0055

MS_電鍍銅厚度(T)0.0020

MS_P.P厚度(A)0.0052

MS_阻抗值(Zo)58.589

EM_介電常數(εr)4.1000

EM_線路寬度(W)0.0055

EM_線路銅厚度(T)0.0012

EM_P.P厚度(A)0.0040

EM_P.P厚度(D)0.0090

EM_阻抗值(Zo)54.4370.1<W/A<3.01.0<εr<150.1<W/A<3.01.0<εr<15阻抗計算公式DUALSTRIPLINEPOWER/GROUNDSIGNALSIGNALWTTAABPOWER/GROUND3用途:LogicPCBSTRIPLINESIGNALWTAADPOWER/GROUNDPOWER/GROUND4用途:LogicPCB,RFCircuits,Microwave60√εrLn[]4D0.67π(0.8W+T)Zo=Ln[]x[1-]Zo=1.9(2A+T)(0.8W+T)4(A+B+T)87√εrA

ST_介質常數(εr)4.1000

ST_線路寬度(W)0.0060

ST_電鍍銅厚度(T)0.0013

ST_P.P厚度(D)0.0220

ST_阻抗值(ZO)57.035

DS_介電常數(εr)4.1000

DS_線路寬度(W)0.0050

DS_線路銅厚度(T)0.0012

DS_P.P厚度(B)0.0250

DS_P.P厚度(A)0.0050

DS_阻抗值(Zo)53.442

TRANSMISSIONLINETYPES

MULTILAYERCROSSSECTIONMICROSTRIPEMBIDEDMICROSTRIPPOWER/GROUNDPLANESTRIPLINEPOWER/GROUNDPLANEDUALSTRIPLINEDUALSTRIPLINEPOWER/GROUNDPLANESTRIPLINEPOWER/GROUNDPLANEEMBIDEDMICROSTRIPMICROSTRIP宜薄宜厚宜薄相鄰兩銅面層(VCC&GND)或兩線路層(SIGNAL-SIGNAL)其絕緣層宜愈厚愈佳相鄰一銅面層(VCC或GND)與一線路層(SIGNAL)其絕緣層宜愈薄愈佳線路間距愈寬愈佳,,介質常數愈低愈佳.LAMINATECONSTRUCTIONS(mm)(mil)

CONSTRUCTIONS

CONSTRUCTIONSNan-YaEMC0.7531080*10.1041080*20.1142116*121

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论