基于eda的数字钟程序设计

一、课题要求：技术要求：1、掌握多功能数字钟的工作原理。2、应用EDA技术，VHDL语言编写程序。3、层次化设计，设计原理框图。4,、硬件设计及排版。功能要求：1、基本功能：能进行正常的时、分、秒计时功能，分别6246060显示。2（1）“清零”功能。（2）五秒短声，整点长声。本人工作：,,引脚，将程序下载到芯片中。二、设计方案：原理框图:数字钟原理框图

VHDL程序，并且锁定一共有11个小模块：分频，片选，按键，小时，分，秒，显示模块，七段显示译码器，报时，扬声，36译码器。左边第一个是时钟信号输入端，50Mhz到分频模块。第二个为清零按键，第三个为校分按键，第四个为校时按键。右边第一个为七段显示译码器输出端，第二个为扬声器输出端，第三个为6端。数字电路课程设计报告中间模块为数字钟的核心，有计时，报时，校时功能。三、单元模块设计1、分频模块50Mhz1000、5001，块。数字电路课程设计报告2、秒模块仿真图数字电路课程设计报告601hz591cos33.、分模块仿真图数字电路课程设计报告60EN1s2，EN4、时模块仿真图该模块为24进制计数器，计时输出为小时的数值，在EN信号到来时，计数器数字电路课程设计报告加1，在S1按下时，EN信号有效，实现校时功能。5、片选模块仿真图该模块提供数码管片选信号。数字电路课程设计报告6、按键模块仿真图该模块是有几个门电路组成，把它编写成一个模块，到时写程序方便。该模块连接几个按键，由按键控制。数字电路课程设计报告7、报时模块仿真图5950，52，54，56，58100Q10001数字电路课程设计报告功能。8、BBB模块仿真图数字电路课程设计报告该模块对应不同的片选信号送出不同的要显示的数据。9、36译码器模块仿真图该模块为36译码器，为输出到数码管对应功能。数字电路课程设计报告10、七段译码器模块仿真图数字电路课程设计报告该模块为七段译码器，输出到数码管的每一个引脚，可以正确的点亮每一个数码管。11、扬声模块仿真图该模块也为几个门电路组合，控制着对扬声器的输入，当时间到达某一点时，输出不同的脉冲信号到扬声器，给予扬声器信号。数字电路课程设计报告四、顶层模块设计程序图：数字电路课程设计报告数字电路课程设计报告总体框图11FPGA五、硬件电路设计数字电路课程设计报告由另一位同学负责，收集好器件，将器件排版在电路板上，并将其焊接成成品。六、硬件电路安装及调试在EDA中，将顶层文件各个输入与输出端口锁定引脚。锁定好引脚后将整个顶层文件下载到FPGA芯片中。USBIDEprogrammer中选择自己要的文件，下载时必须先安装好芯片再接电源，下载成功后，先拔USB。下载好以后，用杜邦线将硬件和芯片的引脚连接好，检查无误后进行测试。七、调试结果为了每个模块的正确性，将一一对每个模块进行测试。将芯片与硬件连接59下一秒，分为1，秒为00。然后用校时功能按键将分校分到59S3，秒清S2数字电路课程设计报告八、设计中遇到的问题及解决方案我负责软件部分，开始在编写程序时根本无从下手，再找了一些资料后终EDA50MHz的脉冲分到1000Hz，500Hz1Hz，分频量比较大，不能仿真，只能先改小一下数据，验证程序是否正确。363826个数码管，但是38的引脚与硬件上的引脚是反的，数码管显示的是乱码。当数字钟的时分秒顺序错了以后，不需要重新锁定引脚，只要将对应的杜邦线对调一下就行了。我们校时用的按键是自锁开关，其实只要改成下拉电阻就可以了。九、收获与体会经过两个星期的数电课程设计，收获很大，让我们自己设计了数电模型，从软件和硬件上学到了很多知识。两个同学一个设计软件，一个设计硬件，不仅提高了学习能力，还培养了团队合作能力。我负责的是软件部分，这学期正EDA虽然数字钟看起来很简单，但是要把每个模块全部搞在一起还是有点难度的。开始经过上网及图书馆借书来了解数字钟的结构与工作原理，把它每一部分的模块摸透清楚后，在开始编程，写入芯片。同时还要把软件与硬件结合起来，在各自做各自的工作时还要紧密结合自己组员的工作，只有两个人的东西做完后，组合起来才算真正的完成。6246060（1）能够利用按键实现“校时（2）EDAVHDL数字电路课程设计报告个小模块连接到一起，然后将整个程序画出原理框图，与自己预测的相比较。当软件做好后，用下载线将自己写的程序写进芯片中，不过此时要注意先USB同学用杜邦线连接开始测试，第一次先将整个程序写入，发现没有正确显示，然后一个一个模块检测后，发现了问题，终于数字钟做好了，基本功能与扩展功能都出来了。这次课程设计后，软件方面有着明显的提高，而且合作啊能力也提高了，从硬件到软件，不仅仅是知识上，还有能力上，还要感谢同组同学，没有他的硬件，这次数字钟也完不成。这次收获还是很大的，自己的努力与汗水终于没有出，总结这次课程设计的经验，在以后的课