多功能数字钟的设计汇总

多功能数字时钟的设计多功能数字时钟的设计---411500对应以上输入 74LS139的输出如表 2.2表2.2Q35Q361Y31Y11Y21Y0001110011101101011110111此时，如图 2.2当为原态时， A、D、此时，如图 2.2当为原态时， A、D、E端不导通， F为时钟信号。 S1开关闭合一次， A、B为低电平， C为高电平， G端为4A6CU14A465B7DD64D7D474LS32D8474LS04ND91N4004AD1D2D3BC3635451374LS139N1A1B~1GU34GNDCLKNC7SZ1394A6CU14A465B7DD64D7D474LS32D8474LS04ND91N4004AD1D2D3BC3635451374LS139N1A1B~1GU34GNDCLKNC7SZ139GNDU35U36VCCTESER高电平U32不导通U34导通，则 D、E、F端为S2触发信号。当闭合两次时， A、C为低电平，B为高电平， G端为高电平 U32不导通U34导通，则 D、E、F端为S2触发信号。当闭合三次时， B、C为低电平， A为高电平， G端为高电平 U32不导通U34导通，则D、E、F端为S2触发信号。通过以上的逻辑电路，可以实现对时、分、秒进位端的控制，从而达到对时钟的校准。2.3六十、十二分频器设计2.3.1分频器原理分频器主要对 555定时器发来的 1s脉冲按照时分秒的规律进行计数实现电子钟的计数要求，由于市场没有现成的六十、十二进制计数器所以只能用 74LS160实现六十、十二进制计数需要74LS160和74LS00组成六十进制的秒计数器和工作原理74LS160工作原理如表 2.3用2块74ls160实现六十进制计数第一块正常计数计数满十， c引脚输出一个计数脉冲并置 U4的11,12,13,14引脚为 0，当第二快计数满六时 c引脚输出一个计数脉冲并置U3的11，12，13，14脚为0其中L低电平， H为高电平。 D1，D2，D3，D4为输入端， Q0，Q1，Q2，Q3输出端 CR为清零端， LD为置数端， P、T为允许端， CP为脉冲输入端。U3、U4共同构成秒计数器，它由两个 74LS160构成六--十进制的计数器，如图 2.3。U4作为秒个位十进制计数器，它的复位输入 RD、和置位输入 LD都接低电平，秒信号脉冲作为计数脉冲输入到 CP1端，输出端 C控制 U3秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码。U3作为秒十位六进制计数器，它的计数脉冲输入受到秒个位 U4的控制，其计数器使能端 CLK与U4的输出端 C相连接。当 U3计数器计到 0110，即清零信号到复位输入端时，Q1、Q2、Q3、Q4输出的都是零。 Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码。U6、U5分别构成分个位十进制和分十位六进制计数器，如图 2.4。U5、U3与U6、U4的连接方法相似。当计数器输出为 01100000状态， U5、U6的RD端同时为 “0”，使计数器立即返回到 00000000状态。这样就构成了六十进制计数器。 U5、U6共同构成时计数器，它由两个 74LS160构成六十进制的计数器。如图 2.5，U10作为时十位计数器，它的复位输入 RD、和置位输入 LD都接低电平，时信号脉冲作为计数脉冲输入到CP1端，输出端 C控制U9秒十位计数器的计数脉冲输入。 Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码。当计数器输出为 10000100状态， U9、U10的LD端同时为“0，”使计数器立即返回到 00000001状态。这样就构成了十二进制计数器。CLK2.3六十进制秒计数器U20A74LS00N6162VCC5V2.4六十进制分计数器U18A74LS00N2.5十二进制时计数器413121U5143121151 U6AQBQ CQDQ RCO74LS160NABCD3456AQBQCQDQ RCO74LS160NABCD345664进位时钟4131121 5169U94131211VCCU105VAQBQCQDQ RCO74LS160N74LS160NABCDABCD01 91345635665VCGND463AQBQCQDQ912进位输入表2.374LS160工作原理表输入输出CRCPLDEPETD3D2D1D0Q3Q2Q1Q00＃＃＃＃＃＃＃＃00001↑0＃＃dcbadcba1↑10＃＃＃＃＃Q3Q2Q1Q01↑1＃0＃＃＃＃Q3Q2Q1Q01↑111＃＃＃＃状态码加 12.4上下午指示灯原理上下午指示灯电路是由 JK触发器组成的 T触发器和指示灯组成， 当触发器时钟端每进入一次脉冲时，其输出端状态就会发生一次变化，输出状态与原态相反， 从而使指GND图2.6指示灯电路2.6，触发器功能如表 2.4.

2.4T触发器功能表JKQQ*00000011110111102.5直流稳压电源原理直流稳压电源电路的构成，是由 220V，50HZ交流电电源、交流变压器、桥式整流220V交流电经变压器变为 9V交流电，后经整流（全、滤波（ 0.33mF电容） 、稳压（ 10140N75Wu0Ω47F04860Ω95）输出 +5V直流电。工作原理图如图 2.7。DR4119C32.7直流稳压电源工作原理图DR4119C32.7直流稳压电源工作原理图2.6555定时器设计部分用555定时器构成的多谐振荡器原理振荡器由 555定时器构成。 在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准频率信号。 555定时器的功能主要由上、下两个比较器Ｃ 1、Ｃ2的工作状况决定。上比较器Ｃ 1的反相端“ -”加上的参考电压为2/3ＶＣＣ,下比较器Ｃ 2的同相端“ +”加上的参考电压为 1/3ＶＣＣ。 若触发端 Ｓ的输入电压Ｖ 2≤1/3ＶＣＣ ,下比较器Ｃ 2输出为“1”电平,ＳＲ触发器的Ｓ输入端接受“ 1”信号,可使触发器输出端Ｑ为“ 1”,从而使整个 555电路输出为“ 1”;555内部结构包括两个电压比较器 C1和C2，一个基本 RS触发器和一个集电极开路的放电三极管 TD三部分构成。当VI1>VR1，VI2>VR2时，比较器输出 VC1=0，VC2=1，触发器置 0，使得定时器输出V0=0，同时TD导通。当 VI1<VR1， VI2<VR2时，比较器输出 VC1=1， VC2 =0，触发器置 1，使得定时器输出 V0=1，同时 TD截止。当 VI1<VR1； VI2>VR2时，比较器输出 VC1=1， VC2 =1，触发器维持原状态不变。根据以上分析，可得到 555集成定时器功能状态表，如表 2.5所示。表2.5555定时器控制功能表输入输出THTRRdVODis××LL导通<23VCC<13VCCHH截止<23VCC>13VCCH不变不变>23VCC×HL导通秒信号输出部分

2.8秒信号发生原理图82.8秒信号发生原理图8用555定时器做秒信号发生器，其原理如图 2.8，555定时器产生 1KHZ的信号，1KHZ转换为1HZ秒信号。这样做的原因，是因为直接由 555定1HZ秒信号是不稳定的，受外界条件影响较大。而产生较大频率时外界干扰2.7调时按钮设计调时按钮如图 2.9，开关S12.7调时按钮设计调时按钮如图 2.9，开关S1在高低电平之间来回拨动一次，产生一次时钟脉冲。 从2.9调时按钮开关原理图第3章整体设计电路图方案3.1设计原理图3.1从总的原理图来看如图 3.1，电路电源是由稳压源电路输出提供的 +5V直流电压。由开关S1，S2控制时钟的校准。当电路正常工作时，开关 S1,S2接地，此时校时电路的由两个 JK触发器构成的四进制计数器输出端输出为 0，0，再经过二四译码器74LS139译码。74LS139输出端Y0端输出为低电平，经反相器后变为高电平，此时时、分、秒的 EP、ET端都为高电平， Y1、Y2、Y3都为高电平经反相器后变为低电平，由于 Y1、Y2、Y3接在或门上，或门输出端为低电平。此时，在 S2端的高电平有效三态门不导通，而秒信号源、秒信号进位端和分信号进位端的低电平有效三态门正常导通，电路正常工作。当开关S1在高低电平来回拨动一次时，此时校时电路的由两个 JK触发器构成的四进制计数器输出端输出为 0，1，再经过二四译码器 74LS139译码。 74LS139输出端Y1端输出为低电平，经反相器后变为高电平，此时，时、分的 EP、ET端都为低电平，不工作。秒的 EP、ET端都为高电平， Y0、Y2、Y3都为高电平经反相器后变为低电平，由于 Y1、Y2、Y3接在或门上，或门输出端为高电平。此时，在 S2端的高电平有效三态门导通，而秒信号源、秒信号进位端和分信号进位端的低电平有效三态门不导通， S2来回拨动一次，秒电路数值就会相应加一，电路处于秒校准状态。当开关S1在高低电平来回拨动二次时，此时校时电路的由两个 JK触发器构成的四进制计数器输出端输出为 1，0，再经过二四译码器 74LS139译码。 74LS139输出端Y2端输出为低电平，经反相器后变为高电平，此时，时、秒的 EP、ET端都为低电平，不工作。分的 EP、ET端都为高电平， Y0、Y1、Y3都为低电平经反相器后变为低电平，由于 Y1、Y2、Y3接在或门上，或门输出端为高电平。此时，在 S2端的高电平有效三态门导通，而秒信号源、秒信号进位端和分信号进位端的低电平有效三态门不导通，S2来回拨动一次，分电路数值就会相应加一，电路处于分校准状态。当开关S1在高低电平来回拨动三次时，此时校时电路的由两个 JK触发器构成的四进制计数器输出端输出为 1，1，再经过二四译码器 74LS139译码。 74LS139输出端Y3端输出为低电平，经反相器后变为高电平，此时，分、秒的 EP、ET端都为低电平，不工作。时的 EP、ET端都为高电平， Y0、Y1、Y2都为高电平经反相器后变为低电平，由于 Y1、Y2、Y3接在或门上，或门输出端为高电平。此时，在 S2端的高电平有效三态门导通，而秒信号源、秒信号进位端和分信号进位端的低电平有效三态门不导通，S2来回拨动一次，时电路数值就会相应加一，电路处于时校准状态。每当时显示电路循环一个周期时，上下午指示灯状态变换一次。因此，可以通过增加时的进位信号达到调校上下午指示灯的效果。结论通过这次课程设计，加强了我们动手、思考和解决问题的能力。经过两周的努力，基本上完成了课题，在完成课题过程中，同时我们的实践能力增强了许多， 而且在理论上也有了更深的认识。 实习的过程实际上就是能力提高的过程。 我沉得做课程设计同时也是对课本知识的巩固和加强， 由于课本上的知识太多， 平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中， 我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。平时看课本时， 有时问题老是弄不懂， 做完课程设计， 那些问题就迎刃而解了。 而且还可以记住很多东西。比如一些芯片的功能，平时看课本，这次看了，下次就忘了，通过动手实践让我们对各个元件映象深刻。认识来源于实践，实践是认识的动力和最终目的， 实践是检验真理的唯一标准。 所以这个期末测试之后的课程设计对我们的作用是非常大的。 刚开始设计时，我们觉得无从下手，在经过一番资料查找与讨论后，我们发现它其实并不是很难懂， 只是还不会灵活运用。这次课程设计我们学会了一种设计的思想。把问题分成多个模块，一一拆解开来。再逐一加以分析，最终解决问题。回头看看我们的设计，还存在一些问题， 本次实习中，实习老师只对我们进行了宏观的基本的指导，在实习过程中，完全放手让我们自己搞。 这样对我们来说是一种极大的考验，也是我们最好的锻炼自己单独解决问题的能力的时候！ 针对老师提出的课程设计问题，自己独立进行设计。通过动脑动手及查阅图书资料文献等多种途径解决问题，巩固和运用了在“模拟电子技术”、“数字电子技术”及“电路分析”等课程中所学的理论知识和实验技能， 基本掌握了常用电子电路的一般设计方法， 提高了设计能力和实验技能，为以后从事电子电路设计、研制电子产品打下了基础。这种经历对我们来说，无疑是非常宝贵的！与其他课题相比较， 这个课题中接线较为复杂， 因此可就更能考验全局布线的统筹观。电路的接线工艺是本设计可以实现的很重要的因数。由于接线较为复杂， 因此更能体现实践课程的特色。在报告制作中，电路图的绘制也是一中锻炼， 我们为此又学习了绘图软件的用法与操作。在整个实习工程中，我们同学之间进行了大量的技术交流与合作。一起攻克难题，又增进了大家的友谊。也培养出了我们同学之间的这种合作精神。通过这种合作， 大家一起讨论解决问题， 共同查阅资料。 合作双方能否融洽的合作其实也是考核的一个很重要的方面。 生活就是这样， 汗水预示着结果也见证着收获。劳动是人类生存生活永恒不变的话题。通过实习， 我才真正领略到“艰苦奋斗”这一词的真正含义，我才意识到老一辈电子设计为我们的社会付出。我想说，设计确实有些辛苦，但苦中也有乐，在如今单一的理论学习中，很少有机会能有实践的机会，但我们可以，而且设计也是一个团队的任务，一起的工作可以让我们有说有笑，相互帮助，配合默契，多少人间欢乐在这里洒下，大学里两年的相处还赶不上这十来天的合作， 我感觉我和同学们之间的距离更加近了；我想说，确实很累， 但当我们看到自己所做的成果时， 心中也不免产生兴奋； 正所谓“三百六十行，行行出状元”。我们同样可以为社会作出我们应该做的一切，这有什么不好？我们不断的反问自己。 也许有人不喜欢这类的工作， 也许有人认为设计的工作有些枯燥，但我们认为无论干什么，只要人生活的有意义就可。社会需要我们，我们也可以为社会而工作。 既然如此， 那还有什么必要失落呢？于是我们决定沿着自己的路，执着的走下去。对我们而言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。这次课程设计必将成为我人生旅途上一个非常美好的回忆！致谢在本次数字电路课程设计完成之际，谨向我的指导老师某某某老师致予衷心的感谢。此次课程设计得到了高老师细心指导， 给我很大的支持。 这设计过程中遇到了很多困难，诸如怎样不熟悉的元器件的使用，数字电路的竞争冒险等问题， 老师给与细心的解释和引导。 在解决这些问题的过程中多得到了老师的大力支持， 在此再次衷心的感谢。作者：某某某2010年06月21日参考文献TOC\o"1-5"\h\z邱关源，电路（第五版） ，高等教育出版社， 200