04计算机组成原理A答案

第第5页共5页（本题共10小题，每空1分，共32分）程序和数据能自动识别它们。按连接部件不同，总线通常可分系统总线内部总线通信总线三种。动态RAM依电容存储电荷的原理存储信息因此一般2ms时间内必须刷新一次刷新行地址有关，该地址刷新地址计数器 给出。一个四路组相联的Cache64块，主存共有8192块，每块32945位。I/O与主机交换信息的方式中，程序查询和中断都需要通过程序实现数据传送程序查询方式体现CPU与设备是串行工作的。6.已知[x]＝1.1010100，则x=—0.0101100 ,[1/2×x]1.11010100 。补 补241300~64K0~256。硬件排队软件排队硬件向量法和软件查询法同步控制方式异步控制方式联合控制方式人工控制方式四类。直接控制和编码控制两种控制方式，后者又可分为显式编码（字段直接编码）隐式编码（字段间接编码），其中隐式编码（字段间接编码）5315计算机组成和计算机系统结构答：计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。计算机系统结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性。机器语言和微程序答：一个机器指令由一段微程序组成。组合逻辑控制单元和微程序控制单元元的线路结构十分庞杂。令序列的形成。存取周期答：存储器进行连续两次独立的存储器操作所需的最小间隔时间。通道答：通道是用来负责管理I/O设备以及实现主存与I/O的处理器。通道有专用的通道指令，它能独立地执行用通道指令所编写的输入输出程序，但它不是一个完全独立的处理器。三、简答(本题共5小题，每题4分，共20分)指令和数据都存于存储器中，计算机如何区分它们？答：通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储器可将指令取出；在执行阶段通1代码形式存在存储器中，但CPU可以判断出在取指阶段访问存储器取出的0、1、1代码是数据。例如，完成ADDM根据PC根据IR的指令中M数据的。什么是指令周期、机器周期和时钟周期？三者有何关系？机器周期取决于指令的功能及器件的速度。时钟周期是指每个微操作所花的时间。每个指令周期包含若干个机器周期，一个机器周期包含若干个时钟周期。能不能说机器的主频越快，机器的速度就越快，为什么？的机器，速度更快。此外，机器的速度还和其他很多因素有关，如主存的速度、机器是否配有CACHE、总线的数据传输率、硬盘的速度以及机器是否采用流水技术等。提高访存速度可采取哪些措施？简要说明之。答：提高访存速度可从寻找高速元件和采用层次结构外，还可调整主存的结构也可提高访存的速度，如单体多字系统和多体并行系统。将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行？为什么？答：打印机的打印动作只受打印机本身控制，与CPU无关，因此打印机正在打印时，即使有优先级别更高的磁盘请求中断，打印机也不会停止打印。而如果CPU正在执行打印机的中断服务程序，即打印机正在接收数据，此时若磁盘请求中断，CPU就要中断正在运行的打印机中断服务程序。四、综合题(本题共4小题，共33分)1.（8分）已知：[x]＝1.0101，[y]＝1.0011求[x×y]，请采用Booth算法实现运算。补 补 补[x×y]＝0.10001111补）设某机主存容量为16MB，Cache16KB8个字，每个字32像（即Cache4）的Cache画出主存地址字段中各段的位数。设CacheCPU依次从主存第、、99号单元读出100个字（主存一次读出一个字8若Cache6倍，试问有Cache和无Cache8325Cache16KB＝214B，25BCache29B，C＝92r=4r=2,则q=c-r=7根据主存容量为16MB＝224B，得出主存地址字段中主存字块标记位数为24-7-5＝12.主存地址字段各段格式为主存字块标记组地址字块内地址12位7位5位由于每个字块中有8个字，而且初态Cache为空，因此CPU0该字所在的主存块调入Cache第0CPU读17CPU读第816。。号单元时均未命中。可见CPU100137100（100×8-13）/（100×8）＝98.375％6t，Cache的存取周期为t，Cache6t×800Cache问时间为t(800-13)+6t×13，则有Cache和没有Cache相比，速度提高倍数为6t×800/（t(800-13)+6t×13）-1＝4.53（8分）某机字长16位，存储器直接寻址空间为12864～616为变址寄存器。设计一套指令系统格式，满足下列寻址类型的要求：3条；6条；8条；12条；32条。试问还有多少种代码未用？若安排寄存器寻址的一地址指令，还能容纳多少条？161287-64～＋63，71643条；00××××××××××××××10××××××××××××××6条；11000×××××××××××11101×××××××××××8条；11110000××××××××11110111××××××××12条；111110000×××××××111111011×××××××32条。111111100000000011111110000111114304.（9分）设有32片256K×1位的SRAM芯片，问：采用位扩展方法可构成多大容量的存储器？该存储器需要多少字节地址位？画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#R/W#。MREQ#MREQ#AA17-017-0R/W#CPUWEA256K×1DWEA