第5章存储器与可编程逻辑器件课件

第5章存储器与可编程逻辑器件第5章存储器与可编程逻辑器件第5章存储器与可编程逻辑器件ROM的分类掩膜ROM：不能改写。PROM：只能改写一次。EPROM：可以改写多次。存储器的分类RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。第5章存储器与可编程逻辑器件212021/2/22第5章存储器与可编程逻辑器件第5章存储器与可编程逻辑器件第5ROM的分类掩膜ROM：不能改写。PROM：只能改写一次。EPROM：可以改写多次。存储器的分类RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。第5章存储器与可编程逻辑器件22021/2/22ROM的分类掩膜ROM：不能改写。PROM：只能改写一次。E5.1只读存储器（ROM）5.1.1ROM的结构及工作原理5.1.2ROM的应用5.1.3ROM容量扩展32021/2/225.1只读存储器（ROM）5.1.1ROM的结构5.1.1ROM的结构及工作原理1、ROM的结构存储容量＝字线数×位线数＝2n×b（位）存储单元地址42021/2/225.1.1ROM的结构及工作原理1、ROM的结构存储容2、ROM的工作原理4×4位ROM地址译码器存储体52021/2/222、ROM的工作原理4×4位ROM地址译码器存储体52021存储内容62021/2/22存储内容62021/2/22A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=072021/2/22A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=182021/2/22A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=192021/2/22A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1=1D0=1D2=1102021/2/22A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1ROM的简化画法地址译码器产生了输入变量的全部最小项存储体实现了有关最小项的或运算与阵列固定或阵列可编程连接断开112021/2/22ROM的简化画法地址译码器产生了输入变量的全部最小项存储体实5.1.2ROM的应用1、用ROM实现组合逻辑函数逻辑表达式真值表或最小项表达式11按A、B、C、D排列变量，并将Y1、Y2扩展成为4变量的逻辑函数。122021/2/225.1.2ROM的应用1、用ROM实现组合逻辑函数逻辑22选择ROM，画阵列图132021/2/2222选择ROM，画阵列图132021/2/222、用ROM作函数运算表用ROM构成能实现函数y＝x2的运算表电路。例设x的取值范围为0～15的正整数，则对应的是4位二进制正整数，用B＝B3B2B1B0表示。根据y＝x2可算出y的最大值是152＝225，可以用8位二进制数Y＝Y7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出Y＝B2即y＝x2的真值表。142021/2/222、用ROM作函数运算表用ROM构成能实现函数y＝x2的运算真值表152021/2/22真值表152021/2/22逻辑表达式162021/2/22逻辑表达式162021/2/22阵列图172021/2/22阵列图172021/2/225.1.3ROM的容量扩展EPROM芯片２７２５６正常使用时，VCC=5V，VPP=5V。编程时，VPP=25V。OE为输出使能端，OE=0时允许输出；OE=1时，输出被禁止，ROM输出端为高阻态。CS为片选端，CS=0时，ROM工作；CS=1时，ROM停止工作，且输出为高阻态（不论OE为何值）。182021/2/225.1.3ROM的容量扩展EPROM芯片２７２５６正常1、位扩展（字长的扩展）地址线及控制线分别并联输出一个作为高8位，另一个作为低8位用两片27256扩展成32k×16位EPROM192021/2/221、位扩展（字长的扩展）地址线及控制线分别并联输出一个作为高2、字扩展（字数扩展，地址码扩展）用4片27256扩展成4×32k×８位EPROMOE端、输出线及地址线分别并联高位地址A15、A16作为2线-4线译码器的输入信号，经译码后产生的4个输出信号分别接到4个芯片的CS端202021/2/222、字扩展（字数扩展，地址码扩展）用4片27256扩展成4×本节小结只读存储器在存入数据以后，不能用简单的方法更改，即在工作时它的存储内容是固定不变的，只能从中读出信息，不能写入信息，并且其所存储的信息在断电后仍能保持，常用于存放固定的信息。

ROM由地址译码器和存储体两部分构成。地址译码器产生了输入变量的全部最小项，即实现了对输入变量的与运算；存储体实现了有关最小项的或运算。因此，ROM实际上是由与门阵列和或门阵列构成的组合电路，利用ROM可以实现任何组合逻辑函数。利用ROM实现组合函数的步骤：（1）列出函数的真值表或写出函数的最小项表达式。（2）选择合适的ROM，画出函数的阵列图。212021/2/22本节小结只读存储器在存入数据以后，不能用简单的方法更改，5.2随机存取存储器（RAM）5.2.1RAM的结构5.2.2RAM容量的扩张222021/2/225.2随机存取存储器（RAM）5.2.1RAM的结RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。RAM中的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做RAM的容量。按照RAM中寄存器位数的不同，RAM有多字1位和多字多位两种结构形式。在多字1位结构中，每个寄存器都只有1位，例如一个容量为1024×1位的RAM，就是一个有1024个1位寄存器的RAM。多字多位结构中，每个寄存器都有多位，例如一个容量为256×4位的RAM，就是一个有256个4位寄存器的RAM。5.2.1RAM的结构232021/2/22RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。由大量寄存器构成的矩阵用以决定访问哪个字单元用以决定芯片是否工作用以决定对被选中的单元是读还是写读出及写入数据的通道242021/2/22由大量寄存器用以决定访问用以决定芯用以决定对读出及写入242容量为256×4RAM的存储矩阵存储单元1024个存储单元排成32行×32列的矩阵每根行选择线选择一行每根列选择线选择一个字列Y1＝1，X2＝1，位于X2和Y1交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。252021/2/22容量为256×4RAM的存储矩阵存储单元1024个存储单元地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。256×4RAM存储矩阵中，256个字需要8位地址码A7～A0。其中高3位A7～A5用于列译码输入，低5位A4～A0用于行译码输入。A7～A0=00100010时，Y1=1、X2=1，选中X2和Y1交叉的字单元。00010001262021/2/22地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码集成2kB×8位RAM6116写入控制端片选端输出使能端272021/2/22集成2kB×8位RAM6116写入控制端片选端输出使能端275.2.2RAM容量的扩展位扩展将地址线、读／写线和片选线对应地并联在一起输入／输出（I/O）分开使用作为字的各个位线282021/2/225.2.2RAM容量的扩展位扩展将地址线、读／写线和输字扩展输入／输出（I/O）线并联要增加的地址线A10～A12与译码器的输入相连，译码器的输出分别接至8片RAM的片选控制端292021/2/22字扩展输入／输出（I/O）线并联要增加的地址线A10～A12本节小结：随机存取存储器（RAM）可以在任意时刻、对任意选中的存储单元进行信息的存入（写入）或取出（读出）操作。与只读存储器ROM相比，RAM最大的优点是存取方便，使用灵活，既能不破坏地读出所存信息，又能随时写入新的内容。其缺点是一旦停电，所存内容便全部丢失。

RAM由存储矩阵、地址译码器、读／写控制电路、输入／输出电路和片选控制电路等组成。实际上RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。当单片RAM不能满足存储容量的要求时，可以把若干片RAM联在一起，以扩展存储容量，扩展的方法有位扩展和字扩展两种，在实际应用中，常将两种方法相互结合来达到预期要求。302021/2/22本节小结：随机存取存储器（RAM）可以在任意时刻、对任意5.3可编程逻辑器件（PLD）5.3.1PLD的基本结构5.3.2PLD的分类5.3.3PLA应用312021/2/225.3可编程逻辑器件（PLD）5.3.1PLD的5.3.1PLD的基本结构PLD的基本结构门电路的简化画法322021/2/225.3.1PLD的基本结构PLD的基本结构门电路的简化5.3.2PLD分类电可擦除E2CMOS工艺制造双极型熔丝，不可擦除OLMC(OutputLogicMacroCell)输出端具有可编程的输出宏单元，可被编程为不同的工作状态，具有不同的电路结构。典型产品有GAL16V8，GAL20V8等。可编程组态包括：·不同工作模式·专用输入模式·专用输出模式·带反馈的组合输出模式·时序逻辑的组合输出模式·寄存器输出模式类似于PROM，但输入不全译码输入全译码PAL具有多种不同类型的输出结构和反馈方式，可分为：·专用输出结构·可编程输入输出结构·带反馈的寄存器输出结构·异或结构·算术选通反馈结构332021/2/225.3.2PLD分类电可擦除双极型熔丝，不可擦除OLMPLD包括：·复杂可编程逻辑器件（CPLD）

CPLD仍然是“与－或”阵列,但其集成度更高，功能更强，引脚更多，采用的是VLSI工艺制造。·现场可编程门阵列（FPGA）美国Xilinx公司产品。是一种结构不同于前面所述的基于“与－或”阵列的新型可编程逻辑器件。它采用门陈列（可编程开关）（GA）的结构形式，具有更高的集成度，更强的逻辑实现能力和更好的设计灵活性，集成度可达100万门/片以上。342021/2/22PLD包括：342021/2/22352021/2/22352021/2/22寄存器输出结构：带有异或门的可编程输入/输出结构输出三态缓冲（由与逻辑阵列控制）输出信号互补反馈到与逻辑阵列中用途：产生复杂的组合逻辑函数在输出端插入D触发器阵列状态及输出均互补反馈到与逻辑阵列中输出三态缓冲由公共控制线控制用途：组成各类时序逻辑电路362021/2/22寄存器输出结构：带有异或门的可编程输入/输出结构输出三态缓输出逻辑宏单元（OLMC）372021/2/22输出逻辑宏单元（OLMC）372021/2/22382021/2/22382021/2/225.3.3PLA的应用用PLA实现逻辑函数的基本原理是基于函数的最简与或表达式例用PLD实现下列函数各函数已是最简392021/2/225.3.3PLA的应用用PLA实现逻辑函数的基本原理是阵列图402021/2/22阵列图402021/2/22本节小结PLD的主体是由与门和或门构成的与阵列和或阵列，因此，可利用PLD来实现任何组合逻辑函数，GAL还可用于实现时序逻辑电路。用PLA实现逻辑函数的基本原理是基于函数的最简与或表达式。用PLA实现逻辑函数时，首先需将函数化为最简与或式，然后画出PLA的阵列图。412021/2/22本节小结PLD的主体是由与门和或门构成的与阵列和或阵列，因此谢谢！422021/2/22谢谢！422021/2/22第5章存储器与可编程逻辑器件第5章存储器与可编程逻辑器件第5章存储器与可编程逻辑器件ROM的分类掩膜ROM：不能改写。PROM：只能改写一次。EPROM：可以改写多次。存储器的分类RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。第5章存储器与可编程逻辑器件2432021/2/22第5章存储器与可编程逻辑器件第5章存储器与可编程逻辑器件第5ROM的分类掩膜ROM：不能改写。PROM：只能改写一次。EPROM：可以改写多次。存储器的分类RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。第5章存储器与可编程逻辑器件442021/2/22ROM的分类掩膜ROM：不能改写。PROM：只能改写一次。E5.1只读存储器（ROM）5.1.1ROM的结构及工作原理5.1.2ROM的应用5.1.3ROM容量扩展452021/2/225.1只读存储器（ROM）5.1.1ROM的结构5.1.1ROM的结构及工作原理1、ROM的结构存储容量＝字线数×位线数＝2n×b（位）存储单元地址462021/2/225.1.1ROM的结构及工作原理1、ROM的结构存储容2、ROM的工作原理4×4位ROM地址译码器存储体472021/2/222、ROM的工作原理4×4位ROM地址译码器存储体52021存储内容482021/2/22存储内容62021/2/22A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=0492021/2/22A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=1502021/2/22A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=1512021/2/22A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1=1D0=1D2=1522021/2/22A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1ROM的简化画法地址译码器产生了输入变量的全部最小项存储体实现了有关最小项的或运算与阵列固定或阵列可编程连接断开532021/2/22ROM的简化画法地址译码器产生了输入变量的全部最小项存储体实5.1.2ROM的应用1、用ROM实现组合逻辑函数逻辑表达式真值表或最小项表达式11按A、B、C、D排列变量，并将Y1、Y2扩展成为4变量的逻辑函数。542021/2/225.1.2ROM的应用1、用ROM实现组合逻辑函数逻辑22选择ROM，画阵列图552021/2/2222选择ROM，画阵列图132021/2/222、用ROM作函数运算表用ROM构成能实现函数y＝x2的运算表电路。例设x的取值范围为0～15的正整数，则对应的是4位二进制正整数，用B＝B3B2B1B0表示。根据y＝x2可算出y的最大值是152＝225，可以用8位二进制数Y＝Y7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出Y＝B2即y＝x2的真值表。562021/2/222、用ROM作函数运算表用ROM构成能实现函数y＝x2的运算真值表572021/2/22真值表152021/2/22逻辑表达式582021/2/22逻辑表达式162021/2/22阵列图592021/2/22阵列图172021/2/225.1.3ROM的容量扩展EPROM芯片２７２５６正常使用时，VCC=5V，VPP=5V。编程时，VPP=25V。OE为输出使能端，OE=0时允许输出；OE=1时，输出被禁止，ROM输出端为高阻态。CS为片选端，CS=0时，ROM工作；CS=1时，ROM停止工作，且输出为高阻态（不论OE为何值）。602021/2/225.1.3ROM的容量扩展EPROM芯片２７２５６正常1、位扩展（字长的扩展）地址线及控制线分别并联输出一个作为高8位，另一个作为低8位用两片27256扩展成32k×16位EPROM612021/2/221、位扩展（字长的扩展）地址线及控制线分别并联输出一个作为高2、字扩展（字数扩展，地址码扩展）用4片27256扩展成4×32k×８位EPROMOE端、输出线及地址线分别并联高位地址A15、A16作为2线-4线译码器的输入信号，经译码后产生的4个输出信号分别接到4个芯片的CS端622021/2/222、字扩展（字数扩展，地址码扩展）用4片27256扩展成4×本节小结只读存储器在存入数据以后，不能用简单的方法更改，即在工作时它的存储内容是固定不变的，只能从中读出信息，不能写入信息，并且其所存储的信息在断电后仍能保持，常用于存放固定的信息。

ROM由地址译码器和存储体两部分构成。地址译码器产生了输入变量的全部最小项，即实现了对输入变量的与运算；存储体实现了有关最小项的或运算。因此，ROM实际上是由与门阵列和或门阵列构成的组合电路，利用ROM可以实现任何组合逻辑函数。利用ROM实现组合函数的步骤：（1）列出函数的真值表或写出函数的最小项表达式。（2）选择合适的ROM，画出函数的阵列图。632021/2/22本节小结只读存储器在存入数据以后，不能用简单的方法更改，5.2随机存取存储器（RAM）5.2.1RAM的结构5.2.2RAM容量的扩张642021/2/225.2随机存取存储器（RAM）5.2.1RAM的结RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。RAM中的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做RAM的容量。按照RAM中寄存器位数的不同，RAM有多字1位和多字多位两种结构形式。在多字1位结构中，每个寄存器都只有1位，例如一个容量为1024×1位的RAM，就是一个有1024个1位寄存器的RAM。多字多位结构中，每个寄存器都有多位，例如一个容量为256×4位的RAM，就是一个有256个4位寄存器的RAM。5.2.1RAM的结构652021/2/22RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。由大量寄存器构成的矩阵用以决定访问哪个字单元用以决定芯片是否工作用以决定对被选中的单元是读还是写读出及写入数据的通道662021/2/22由大量寄存器用以决定访问用以决定芯用以决定对读出及写入242容量为256×4RAM的存储矩阵存储单元1024个存储单元排成32行×32列的矩阵每根行选择线选择一行每根列选择线选择一个字列Y1＝1，X2＝1，位于X2和Y1交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。672021/2/22容量为256×4RAM的存储矩阵存储单元1024个存储单元地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。256×4RAM存储矩阵中，256个字需要8位地址码A7～A0。其中高3位A7～A5用于列译码输入，低5位A4～A0用于行译码输入。A7～A0=00100010时，Y1=1、X2=1，选中X2和Y1交叉的字单元。00010001682021/2/22地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码集成2kB×8位RAM6116写入控制端片选端输出使能端692021/2/22集成2kB×8位RAM6116写入控制端片选端输出使能端275.2.2RAM容量的扩展位扩展将地址线、读／写线和片选线对应地并联在一起输入／输出（I/O）分开使用作为字的各个位线702021/2/225.2.2RAM容量的扩展位扩展将地址线、读／写线和输字扩展输入／输出（I/O）线并联要增加的地址线A10～A12与译码器的输入相连，译码器的输出分别接至8片RAM的片选控制端712021/2/22字扩展输入／输出（I/O）线并联要增加的地址线A10～A12本节小结：随机存取存储器（RAM）可以在任意时刻、对任意选中的存储单元进行信息的存入（写入）或取出（读出）操作。与只读存储器ROM相比，RAM最大的优点是存取方便，使用灵活，既能不破坏地读出所存信息，又能随时写入新的内容。其缺点是一旦停电，所存内容便全部丢失。

RAM由存储矩阵、地址译码器、读／写控制电路、输入／输出电路和片选控制电路等组成。实际上RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。当单片RAM不能满足存储容量的要求时，可以把若干片RAM联在一起，以扩展存储容量，扩展的方法有位扩展和字扩展两种，在实际应用中，常将两种方法相互结合来达到预期要求。722021/2/22本节小结：随机存取存储器（RAM）可以在任意时刻、对任意5.3可编程逻辑器件（PLD）5.3.1PLD的基本结构5.3.2PLD的分类5.3.3PLA应用732021/2/225.3可编程逻辑器件（PLD）5.3.1PLD的5.3.1PLD的基本结构PLD的基本结构门电路的简化画法742021/2/225.3.1PLD的基本结构PLD的基本结构门电路的简化5.3.2PLD分类电可擦除E2CMOS工艺制造双极型熔丝，不可擦除OLMC(OutputLogicMacroCell)输出端具有可编程的输出宏单元，可