计算机组成原理2009级期末考试试题答案

大学计算机2010-2011学年第一学2009级《计算机组成原理》期末考试试AB卷（闭卷）学

班级

成 一、单项选择题（每小题2分，共30分冯·计算机中指令和数据均以二进制形式存放在器中，CPU区分它们的依据是 C.指令周期的不同阶 D．指令和数据所在的单均采用补码表示，且位数分别为5位和7位(均含2位符号位)。若有两个数X=27×29/32，Y=25×5/8，则X+Y的最终结果是： D.十进制数5的单精度浮点数IEEE754代码为A.B.某计算机的Cache共有16块，采用2路组相联方式，每个主存块大小为32字节，按字节编址。129Cache的组号是： 某计算机主存容量为64KB．其中ROM区为4KB．其余为RAM区，按字节编址；现要用2K×8位的ROM和4K×4位的RAM来设计该器，则需要上述规格的ROM数和RAM数分别 C．1、 D.2、有一个lK×l的DRAM，内是32×32结构，采用分散刷新方式，如果刷新间隔不超过2ms， 16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码PC1。若某转移指令所在主存2000H06H，则该转移指令成功转以后的目标地址是： B. DRISCRISC普遍采用微程序控制 RISC大多数指令在一个时钟周期内RISC的通用寄存器数量相对CISCRISCCISC90ns、80ns、70ns60nsCPU时钟周期至少是： B. 42个时钟周期，总线时钟10MHZ，则总线带宽是： B. C．10 D．80假设某计算机的系统由出Cache和主存组成，某程序执行过程中访存1000次，其中缺失50次，则Cache中率是 B. 一个分段管理系统中，地址长度为32位．其中段号8位，则最大段长A．28字 D.232字界地址保 B．程序代码保护C．数据保 D.栈保键盘输 （16分iRi,Ri+1,证明不恢复余数法中加减交已知接收到的海明码为01001l1偶校验)三（12分）某半导体器容量为15KB，其中区8KB，可选EPROM为4K×8位；随机读写区7KB，可选SRAM有：4K×4位、2K×4位、IK×4位。地址总线A15～A0，双向数据总线D0，R/W为读／写控制信号，MREQ为低电平时允许器工作信号。设计并画出该器逻辑图四、(15分)请求分页管理系统中，假设某程序的页表内容如下表所示011021页面大小为4KB，一次内存的时间是l00ns．一次快表(TLB)的时间是10ns，处理一次缺页的108ns(TLB和页表的时间)2个页面，采用最近最少使用置换算法(LRU)。假设①TLB初始为空;②地址转换时先TLB，若TLB未命中，再页表；TLB;0表示页面不在内存，产生缺页中断，调入该页面或置换页表中页面各需多少时间?物理地址分别是多少?给出过程。l0MDRinE1DBMDR，MDRin1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态，加法指令ADDR0（R1）Rl的内容所指主存单元中保存。写出其指令操作流程图并分解为微操作序列。六．(12分)某计算机的CPU主频为500MHZ，CPI5（即执行每条指令平均需5个时钟周期)。假定某外设的数据传输率为0.5MB/S，采用中断方式与主机进行数据传送，以32位为传输单位．对应的中182条指令的执行时间。请回答下列问题，要求给出(1)在中断方式下，CPUI/OCPU时间的百分比是多少（2)5MB/SDMADMA传送大小为5000BDMA预处理和后处理的总开销为500个时钟周CPU用于该外设I/O的时间整个CPU时间的百分比是多少?(假设DMA与CPU之间没有访存)。一、单项选择题（2301、2、3、4、5、6、7、8、9、10、12、13、14、15、（16iRi,Ri+1,证明不恢复余数法中加减交若Ri<0 Ri+1=2(Ri+Y)–Y=2Ri+Y;若Ri>0 Ri+1=2Ri-Y;所以加减交替法的原码除法运算的规则是：当余数为负时，商上0，余数左移一位，再加上除数；当1，余数左移一位，再减去除数。已知接收到的海明码为01001l1偶校验)，问有没有错误？传送的信息是什么？0100111√√√√√√√√√√√√ （12解：该器的地址分配如下4K×8 00004K×8 0100H～4K×4RAM(2片 2000H～2K×4RAM(2片 1K×4RAM(2片 （15）寄寄③④⑤（15）（12）32位(4B)0.5MB/4B0.5×106/412.5×104（18+2）×5×12.5×104CPU500MHZCPUI/OCPU12.5×106/500×10-6=0.025=2.5%DMADMA5MB/5000B=103次,1DMA操作的时钟周CPU500MHZDMA方式下，CPUI/OCPU时间的百分比是:500×103/500×10-6=10-3=0.1%]大学计算机2010-2011学年第一学2009级《计算机组成原理》期末考试试BB卷(闭卷)学

班级

成 一、单项选择题（2201、机器运算发生溢出的根本原因是 2、在Cache更新时，把数据同时写入Cache和主存的策略是 3、层次化器结构的设计是依据 原理。A．器周期 B．器强制 4、在虚拟器中为了提高主存中率，可以采取的措施是 C．增大Cache容 D．将LRU算法改为FIFO算5、以下错误的叙述是 A．RAID0采用镜像 B．RAID1采用磁盘镜C．RAID2采用海明码校 D．RAID3采用奇偶校6、在采用增量方式的微指令中，下一条微指令的地址 7、垂直型微指令的特点是 8、组合逻辑控制器中，微操作信号的形成主要与 信号有关 10、硬盘的输入输出适合采用 二、运算方法与运算器分析题（20一种（7，4）4x1x2x3

23个校验位c1c2c3c1x1x2

c2

x2x3

c3x1

wx1,x2,x3,x4,c1,c2,c3w1,w2,w3,w4,w5,w6,w71（10分）计算相应的（7，4）2（10分）用组合逻辑设计一个海明码的编和译三、指令系统与控制器设计题（2031T；在执行段，MOV2T，ADD3T，MUL4T1T1T 1（5分）2（10分）3（5分）四、系统与结构分析题（共20分某计算机的主存－Cache器层次采用组相联方式，字块大小为64字。Cache存储器容量为32字块，按4字块分组，主器容量为1024字块。问主存地址共需多少位?主存地址字段如何划分各需多少位?假设Cache器起始时为空，CPU从主存单元0，1，2，…，3071依次读出3072个字，采用LRU(近来最少使用)五、输入输出系统设计题（2081～2～3～4～5～6～7～8，设置中断寄存器后，中断响应的优先顺序变1～3～5～7～2～4～6～81、码应如何设置2、如果CPU在执行一个应用程序时有5、6、7、84个中断同时到达，CPU在按优先顺序处理到第3个中断请求的过程中又有一个3中断请求到达CPU试画出CPU响应这些中断大学计算机2010-2011学年第一学2009级《计算机组成原理》期末考试试BB卷(闭卷)一、单项选择题（2201、2、3、4、5、6、7、8、9、10、二、运算方法与运算器分析题（201、相应（7，4）2三、指令系统与控制器设计题（20（1（5 取 译（2（5时一个时钟周期，写数(R0)k+1指令数据相关，需延时一个时钟周期。取指译码加写入取指译码取数写入取指译码取数写入（3（5k+1四、