EDA设计流程及其工具QuartusII快速操作指南课件

EDA设计流程及其工具

QuartusII快速操作指南

<电子设计自动化>课程讲义

EDA设计流程及其工具

QuartusII快速操作指1本章参考资料本章参考资料2本章内容安装与许可（License）项目与文件类型（project&filestype）QuartusII菜单简介设计输入(designinput)器件与引脚指配(device&pinassignment)编译和综合(compilationandsynthesis)仿真(simulation)编程与配置(programandconfiguration)本章内容安装与许可（License）3安装步骤下载免费版本安装申请许可文件（LicenseFile)设置许可文件（LicenseFile)运行安装步骤下载免费版本4安装步骤QuartusII软件可以从ALTERA公司网站上免费下载。目前版本为5.0（quartusii_50_web_edition_single）V5.0版本的文件大小为221M字节。安装步骤QuartusII软件可以从ALTERA公司网站5许可文件申请如何申请？ 安装完成后，需要从ALTERA公司网站上申请许可文件，在申请许可文件时需要输入安装PC机的网卡物理号码(NICID)或者硬盘序列号（Cdiskserialnumber）,此2个号码可从：

QuartusII->Tools->LicenseSetup 的窗口中得到。

建议使用NICID申请许可文件，这样可避免格 式化硬盘造成的硬盘号更改。许可文件的申请是免费的，并通过电子邮件传给申请人，许可文件申请如何申请？6许可文件设置进入

QuartusII->Tools->LicenseSetup->Licensefile。许可文件设置进入 QuartusII->Tools->7项目（project）Project内容：

Allofthedesignfilesandotherrelatedfilesnecessaryforthesuccessfulcompilation,simulation,andprogrammingofadesign一个设计为一个Project,所有Project的内容包含在一个项目文件中。在设计开始时必须指定创建一个Project文件QuartusII的项目文件扩展名为“.qar”项目（project）Project内容：8主要输入文件类型（filestype）QuartusIIProjectFile设计输入.qpfVHDLDesignFile.vhdVerilogDesignFile.vBlockDesignFile.bdfMemoryInitializationFile.mifSymbolFile.symQuartusIISettingsFile指配.qsfwaveformfiles仿真.vwf主要输入文件类型（filestype）QuartusII9主要输出文件类型（filestype）ProgrammerObjectFile编程文件.pofSRAMObjectFile配置文件.sofPin-OutFile引脚输出文件（可用于核对硬件连接关系）.pin主要输出文件类型（filestype）Programmer1011功能正确满足需求编程下载设计构想QuartusII设计流程设计正确11功能满足编程下载设计构想QuartusII设计流程设计11设计构想

分析设计要求，确定技术路线设计模块划分可否利用现成IP核？是否需要运用NIOS？12设计构想121213创建项目&选择器件13创建项目&选择器件1314创建项目&选择器件14创建项目&选择器件1415创建项目&选择器件15创建项目&选择器件1516创建项目&选择器件16创建项目&选择器件1617如果器件设置错了，还可以通过该选项进行修改创建项目&选择器件17如果器件设置错了，还可以通过该选项进行修改创建项目&17功能正确满足需求设计构想编程下载QuartusII设计流程设计正确18功能满足设计构想编程下载QuartusII设计流程设计181819设计输入–硬件描述语言VHDLVerilogHDL19设计输入–硬件描述语言1920在QuartusII环境中可以运用以下器件来组建原理图：库中的元器件宏功能模块由VHDL、Verilog文件生成的模块设计输入–原理图20在QuartusII环境中可以运用以下器件来组建2021设计输入–创建原理图21设计输入–创建原理图2122分析综合编译成功，语法正确22分析综合编译成功，语法正确2223分析综合编译失败，有语法错误。可以通过双击红色信息来找到错误语句23分析综合编译失败，有语法错误。2324功能仿真与时序仿真功能仿真，是指在不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证。时序仿真是在布局布线后进行，它与特定的器件有关，包含了器件和布线的延时信息，主要验证程序在目标器件中的时序关系。24功能仿真与时序仿真功能仿真，是指在不考虑器件延时和布2425建立激励波形25建立激励波形2526建立激励波形26建立激励波形2627建立激励波形27建立激励波形2728建立激励波形28建立激励波形2829复位十进制计数波形仿真结果29复位十进制计数波形仿真结果2930点击引脚绑定，弹出如下对话框引脚绑定30点击引脚绑定，弹出如下对话框引脚绑定3031引脚绑定31引脚绑定3132完全编译32完全编译3233完全编译33完全编译3334完全编译34完全编译3435点击快捷菜单中的Programmer，弹出下载窗口。将DE2与主机连接好后，按照左图所示步骤进行下载。编程下载35点击快捷菜单中的Programmer，弹出下载窗口。编35QuartusII主菜单编译仿真编程QuartusII主菜单编仿编36File菜单File菜单37Project菜单顶层设计文件设置电源估算文件生成将设计文件加入项目中Project菜单顶层设计文件设置电源估算文件生成将设计文件38Assignments菜单器件和引脚指配编译设置Assignments菜单器件和引脚指配编译设置39Processing菜单－>启动编译启动仿真Processing菜单－>启动编译启动仿真40Tools菜单－>器件编程看RTL电路图许可文件设置Tools菜单－>器件编程看RTL电路图许可文件设置41设计输入(designinput)设计输入步骤建立项目文件

File->NewProjectWizard

编写设计文件代码（或者画出原理图）

File->New->DeviceDesignFiles->

将设计文件加入到项目文件中

Project->Add/RemoveFileinProject

VHDL设计输入原理图设计输入设计输入(designinput)设计输入步骤42VHDL设计输入

文件名称必须和ENTITY名一致VHDL设计输入

文件名称43原理图设计输入元件符号调入生成符号块绘制节点连线绘制节点总线连接绘制导线工具粘连（移动）线段选中原理图设计输入元件符号调入生成符号块绘制节点连线绘制节点总线44原理图设计输入：符号调入按下mouse右键－>原理图设计输入：符号调入按下mouse右键－>45原理图设计输入：符号调入（续前）库符号原理图设计输入：符号调入（续前）库符号46符号文件也可以是？VHDL代码得到！！如何 将VHDL设计文件

变成 符号文件（.sym）?符号文件也可以是？VHDL代码得到！！47将VHDL代码生成符号文件（*.sym）将VHDL代码生成符号文件（*.sym）48一个例子一个例子49器件与引脚指配

(device&pinassignment)

通过对话窗指配Assignments->DeviceAssignments->Pins通过“*.qsf”文件指配 “XXX.qsf”是一个文本文件，包含了设计项目所有的配置信息，其中包括器件和引脚信息器件与引脚指配

(device&pinassignme50器件指配：Assignments->Device->

器件指配：Assignments->Device->

51Device&PinOptions->GeneralDevice&PinOptions->General52JTAGUserCode

SpecifiesahexadecimalnumberforthedeviceselectedforthecurrentCompilersettings.TheJTAGusercodeisanextensionoftheoptionregister.ThisdatacanbereadwiththeJTAGUSERCODEinstruction.IfyouturnonAutousercode,thisoptionisdimmedtoindicatethatitisnotavailable.ThisoptionisavailableforallAltera®devicessupportedbytheQuartus®

IIsoftwareexceptFLEX®

6000devices.JTAGUserCode

Specifiesahex53Device&PinOptions->UnusedPins未用引脚一般接地Device&PinOptions->Unused54Device&PinOptions->ConfigurationDevice&PinOptions->Configu55引脚指配：Assignments->Pins->引脚指配：Assignments->Pins->56通过“*.qsf”文件指配#Pin&LocationAssignments#==========================set_location_assignmentPIN_1-toa0\[0\]set_location_assignmentPIN_2-toa0\[4\]set_location_assignmentPIN_3-toa0\[2\]通过“*.qsf”文件指配#Pin&Location57编译和综合

(compilationandsynthesis) 如果编码设计完成 如果器件和引脚指配完成 那么 我们就可以开始编译了！ 请进入：

Processing->Complitaion编译和综合

(compilationandsynthe58看RTL图如果编译通过，那么我们还可以看VHDL代码的RTL图

Tools->RTLViewer

看RTL图如果编译通过，59仿真(simulation)

QuartusII的simulation功能使得 FPGA代码设计和PCB设计同步或者超前进行.必须选择进行那种类型？

Function&Timing如何启动仿真： Processing->StartSimulation仿真(simulation)

QuartusII的simu60仿真(simulation):步骤建立“.VWF”文件

File->New->OtherFiles->VectorWaveformfile

设置仿真的时间分辨率和仿真时长Edit->EndTimeEdit->GridSize选择仿真类型（Function&Timing）定义输入波形启动仿真：Processing->StartSimulation

观察仿真结果（输出信号的波形）仿真(simulation):步骤建立“.VWF”文件61选择仿真类型：Project->Setting->Simulator选择仿真类型：Project->Setting->Simu62定义输入波形定义输入波63编程与配置

(programandconfiguration)设置编程硬件（编程电缆选择）

Tools->Programmer->HardwareSetup设置下载模式

Tools->Programmer->Mode调入编程文件

Tools->Programmer->AddFile启动编程

Tools->Programmer->Start编程与配置

(programandconfigurati64设置编程硬件（编程电缆选择）

Tools->Programmer->HardwareSetup设置编程硬件（编程电缆选择）

Tools->Program65设置下载模式

FPGA配置EPCS1，EPCS4等编程EPC2,CPLD等编程设置下载模式

FPGA配置EPCS1，EPCS4等编程EP66启动编程启动编程67JTAGUserCode

SpecifiesahexadecimalnumberforthedeviceselectedforthecurrentCompilersettings.TheJTAGusercodeisanextensionoftheoptionregister.ThisdatacanbereadwiththeJTAGUSERCODEinstruction.IfyouturnonAutousercode,thisoptionisdimmedtoindicatethatitisnotavailable.ThisoptionisavailableforallAltera®devicessupportedbytheQuartus®

IIsoftwareexceptFLEX®

6000devices.问题：请翻译此段文字，和其他资料说明 JTAGUserCode的含义和用法？JTAGUserCode

Specifiesahex68

Theend.

69演讲完毕，谢谢观看！演讲完毕，谢谢观看！70

EDA设计流程及其工具

QuartusII快速操作指南

<电子设计自动化>课程讲义

EDA设计流程及其工具

QuartusII快速操作指71本章参考资料本章参考资料72本章内容安装与许可（License）项目与文件类型（project&filestype）QuartusII菜单简介设计输入(designinput)器件与引脚指配(device&pinassignment)编译和综合(compilationandsynthesis)仿真(simulation)编程与配置(programandconfiguration)本章内容安装与许可（License）73安装步骤下载免费版本安装申请许可文件（LicenseFile)设置许可文件（LicenseFile)运行安装步骤下载免费版本74安装步骤QuartusII软件可以从ALTERA公司网站上免费下载。目前版本为5.0（quartusii_50_web_edition_single）V5.0版本的文件大小为221M字节。安装步骤QuartusII软件可以从ALTERA公司网站75许可文件申请如何申请？ 安装完成后，需要从ALTERA公司网站上申请许可文件，在申请许可文件时需要输入安装PC机的网卡物理号码(NICID)或者硬盘序列号（Cdiskserialnumber）,此2个号码可从：

QuartusII->Tools->LicenseSetup 的窗口中得到。

建议使用NICID申请许可文件，这样可避免格 式化硬盘造成的硬盘号更改。许可文件的申请是免费的，并通过电子邮件传给申请人，许可文件申请如何申请？76许可文件设置进入

QuartusII->Tools->LicenseSetup->Licensefile。许可文件设置进入 QuartusII->Tools->77项目（project）Project内容：

Allofthedesignfilesandotherrelatedfilesnecessaryforthesuccessfulcompilation,simulation,andprogrammingofadesign一个设计为一个Project,所有Project的内容包含在一个项目文件中。在设计开始时必须指定创建一个Project文件QuartusII的项目文件扩展名为“.qar”项目（project）Project内容：78主要输入文件类型（filestype）QuartusIIProjectFile设计输入.qpfVHDLDesignFile.vhdVerilogDesignFile.vBlockDesignFile.bdfMemoryInitializationFile.mifSymbolFile.symQuartusIISettingsFile指配.qsfwaveformfiles仿真.vwf主要输入文件类型（filestype）QuartusII79主要输出文件类型（filestype）ProgrammerObjectFile编程文件.pofSRAMObjectFile配置文件.sofPin-OutFile引脚输出文件（可用于核对硬件连接关系）.pin主要输出文件类型（filestype）Programmer8081功能正确满足需求编程下载设计构想QuartusII设计流程设计正确11功能满足编程下载设计构想QuartusII设计流程设计81设计构想

分析设计要求，确定技术路线设计模块划分可否利用现成IP核？是否需要运用NIOS？82设计构想128283创建项目&选择器件13创建项目&选择器件8384创建项目&选择器件14创建项目&选择器件8485创建项目&选择器件15创建项目&选择器件8586创建项目&选择器件16创建项目&选择器件8687如果器件设置错了，还可以通过该选项进行修改创建项目&选择器件17如果器件设置错了，还可以通过该选项进行修改创建项目&87功能正确满足需求设计构想编程下载QuartusII设计流程设计正确88功能满足设计构想编程下载QuartusII设计流程设计188889设计输入–硬件描述语言VHDLVerilogHDL19设计输入–硬件描述语言8990在QuartusII环境中可以运用以下器件来组建原理图：库中的元器件宏功能模块由VHDL、Verilog文件生成的模块设计输入–原理图20在QuartusII环境中可以运用以下器件来组建9091设计输入–创建原理图21设计输入–创建原理图9192分析综合编译成功，语法正确22分析综合编译成功，语法正确9293分析综合编译失败，有语法错误。可以通过双击红色信息来找到错误语句23分析综合编译失败，有语法错误。9394功能仿真与时序仿真功能仿真，是指在不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证。时序仿真是在布局布线后进行，它与特定的器件有关，包含了器件和布线的延时信息，主要验证程序在目标器件中的时序关系。24功能仿真与时序仿真功能仿真，是指在不考虑器件延时和布9495建立激励波形25建立激励波形9596建立激励波形26建立激励波形9697建立激励波形27建立激励波形9798建立激励波形28建立激励波形9899复位十进制计数波形仿真结果29复位十进制计数波形仿真结果99100点击引脚绑定，弹出如下对话框引脚绑定30点击引脚绑定，弹出如下对话框引脚绑定100101引脚绑定31引脚绑定101102完全编译32完全编译102103完全编译33完全编译103104完全编译34完全编译104105点击快捷菜单中的Programmer，弹出下载窗口。将DE2与主机连接好后，按照左图所示步骤进行下载。编程下载35点击快捷菜单中的Programmer，弹出下载窗口。编105QuartusII主菜单编译仿真编程QuartusII主菜单编仿编106File菜单File菜单107Project菜单顶层设计文件设置电源估算文件生成将设计文件加入项目中Project菜单顶层设计文件设置电源估算文件生成将设计文件108Assignments菜单器件和引脚指配编译设置Assignments菜单器件和引脚指配编译设置109Processing菜单－>启动编译启动仿真Processing菜单－>启动编译启动仿真110Tools菜单－>器件编程看RTL电路图许可文件设置Tools菜单－>器件编程看RTL电路图许可文件设置111设计输入(designinput)设计输入步骤建立项目文件

File->NewProjectWizard

编写设计文件代码（或者画出原理图）

File->New->DeviceDesignFiles->

将设计文件加入到项目文件中

Project->Add/RemoveFileinProject

VHDL设计输入原理图设计输入设计输入(designinput)设计输入步骤112VHDL设计输入

文件名称必须和ENTITY名一致VHDL设计输入

文件名称113原理图设计输入元件符号调入生成符号块绘制节点连线绘制节点总线连接绘制导线工具粘连（移动）线段选中原理图设计输入元件符号调入生成符号块绘制节点连线绘制节点总线114原理图设计输入：符号调入按下mouse右键－>原理图设计输入：符号调入按下mouse右键－>115原理图设计输入：符号调入（续前）库符号原理图设计输入：符号调入（续前）库符号116符号文件也可以是？VHDL代码得到！！如何 将VHDL设计文件

变成 符号文件（.sym）?符号文件也可以是？VHDL代码得到！！117将VHDL代码生成符号文件（*.sym）将VHDL代码生成符号文件（*.sym）118一个例子一个例子119器件与引脚指配

(device&pinassignment)

通过对话窗指配Assignments->DeviceAssignments->Pins通过“*.qsf”文件指配 “XXX.qsf”是一个文本文件，包含了设计项目所有的配置信息，其中包括器件和引脚信息器件与引脚指配

(device&pinassignme120器件指配：Assignments->Device->

器件指配：Assignments->Device->

121Device&PinOptions->GeneralDevice&PinOptions->General122JTAGUserCode

SpecifiesahexadecimalnumberforthedeviceselectedforthecurrentCompilersettings.TheJTAGusercodeisanextensionoftheoptionregister.ThisdatacanbereadwiththeJTAGUSERCODEinstruction.IfyouturnonAutousercode,thisoptionisdimmedtoindicatethatitisnotavailable.ThisoptionisavailableforallAltera®devicessupportedbytheQuartus®

IIsoftwareexceptFLEX®

6000devices.JTAGUserCode

Specifiesahex123Device&PinOptions->UnusedPins未用引脚一般接地Device&PinOptions->Unused124Device&PinOptions->ConfigurationDevice&PinOptions->Configu125引脚指配：Assignments->Pins->引脚指配：Assignments->Pins->126通过“*.qsf”文件指配#Pin&LocationAssignments#==========================set_location_assignmentPIN_1-toa0\[0\]set_location_assignmentPIN_2-toa0\[4\]set_location_assignmentPIN_3-toa0\[2\]通过“*.qsf”文件指配#Pin&Location127编译和综合

(compilationandsynthesis) 如果编码设计完成 如果器件和引脚指配完成 那么 我们就可以开始编译了！ 请进入：

Processing->Complitaion编译和综合

(compilationandsynthe128看RTL图如果编译通过，那么我们还可以看VHDL代码的RTL图

Tools->RTLViewer

看RTL图如果编译通过，129仿真(simulation)

QuartusII的simulation功能使得 FPGA代码设计和PCB设计同步或者超前进行.必须选择进行那种类型？

Function&Timing如何启动仿真： Processing->StartSimulation仿真(simulation)

QuartusII的