数字系统设计：数字系统设计复习

数字系统设计复习第一章数字系统定义数字电路分类数字系统基本结构常见数字系统设计方法数字系统发展历程主要可编程逻辑器件FPGA发展趋势常用关键字的具体含义EDA-ElectronicsDesignAutomation（电子设计自动化）,SOC-SystemOnChip（片上系统设计）,ASIC-ApplicationSpecificIC（专用集成电路）,HLS-HighLevelSynthesis（高层综合）,PLD-ProgrammableLogicDevice（可编程逻辑器件），CPLD-ComplexPLD（复杂可编程逻辑器件），FPGA-FieldProgrammableGateArray（现场可编程门阵列）HDL-HardwareDescriptionLanguage（硬件描述语言），VHDL-VeryHighSpeedIntegratedCircuitHDL（非常高速集成电路的硬件描述语言）LMC-LogicMacroCell（可编程逻辑宏单元），OLMC（输出宏单元），IOC（可编程I/O单元），CLB-ConfigurableLogicBlock（可编程逻辑块），IOB-I/OBlock（输入/输出模块），LAB（逻辑阵列块），PLL（时钟自举锁相环），onthereconfiguation（动态重配置），LUT-Look-UpTable（查找表），BST-BoundaryScanTesting（边界扫描测试技术），JTAG-JointTestActionGroup（联合测试行动组），Bottom-Up（自底向上设计法），Top-Down（自顶向下设计法）Machine（状态机）第二章VHDL语言基础VHDL含义、历史、特点VHDL程序的基本结构（见课件）VHDL程序的主要构件（库、程序包、实体、结构体，配置）VHDL数据类型及运算符（书p12~p16）VHDL数据对象（常量、变量、信号）VHDL基本语句(课件，书p19)VHDL程序的其他组件结构体的描述方法（书p42）测试基准Testbench简介（编写testbench目的和过程）Testbench基本结构（课件）激励信号的产生 时钟信号复位信号复杂周期性信号典型错误

第三章组合逻辑组合逻辑定义，特点数据流描述行为级描述结构描述主要组合逻辑电路的描述第四章时序逻辑时序电路的定义和特点锁存器和触发器的特点主要时序电路的设计（锁存器器，各种触发器，计数器，课件和书本上）第五章状态机的分类状态机的基本描述方式（课件p31）掌握VHDL语言描述状态机Moore型和mealy机的比较三种进程描述状态机方式对比掌握ASM图法状态机设计掌握关联状态机第六章仿真书本p98仿真的级别：了解不同层次的仿真级别逻辑仿真，逻辑仿真过程延时模型：固有延时和传播延时第七章综合的层次，定义（书p101）高层次综合逻辑综合HDL逻辑综合软件可编程器件的综合数字系统设计方法数字系统层次化结构（书p121）(四个层次，自顶向下的四种设计)了解串行数据接收器设计设计与优化哪些代码引入锁存器和触发器建立时间、保持时间、电路的周期估计设计步骤StepsinDesign1.Workoutthehardwarealgorithmandoverallstrategy2.Identifyandnamealltheregisters(flip-flops)Determinesystemtimingwhiledoingthis3.Identifythebehaviorofeach“clo