第二章-运算方法和运算器2《计算机组成原理课件》

§2.2定点加法、减法运算1、补码加法

任意两个数的补码之和，等于该两数和的补码。[X+Y]补=[X]补+[Y]补(mod2n+1或2)两个数不管正负，均用补码表示，符号位应当做数值参加运算，符号位相加所产生的进位要丢掉，结果为补码。§2.2定点加法、减法运算1、补码加法可以证明：[X+Y]补=[X]补+[Y]补[X-Y]补=[X]补+[-Y]补[-Y]补的求法：将[Y]补连同符号位求反加1。例11:X＝+1001Y＝+0101，求X+Y＝？解:[X]补=01001[Y]补=00101[X+Y]补=[X]补+[Y]补=01001+00101=01110 所以X+Y=+1110可以证明：解:[X]补=01001定点运算器——定点加减法例12:X＝+0.1011Y＝-0.0101，

求X+Y＝？解:[X]补=0.1011[Y]补=1.1011+011010.丢失1[X]补+[Y]补=0.0110X+Y=0.0110定点运算器——定点加减法例12:X＝+0.1011Y定点运算器——定点加减法例(补充):X＝-11001,Y＝-00011，求X+Y＝？解:[X]补=100111[Y]补=111101+001011丢失1

[X]补+[Y]补=100100X+Y=-111000由以上两例看到,补码加法的特点:一是符号位要作为数的一部分一起参加运算。二是要在模2或2n+1的意义下相加，即超过2或2n+1的进位要丢掉!定点运算器——定点加减法例(补充):X＝-11001定点运算器——定点加减法2、补码减法：

[X]补-[Y]补=[X+（-Y）]补=[X]补+[-Y]补（-Y）的补码称为[Y]补的机器负数，由[Y]补求[-Y]补的过程称为将[Y]补“变补”或对[Y]补求补，由[Y]补求[-Y]补的方法是，不管Y的真值为正或为负，都是将[Y]补的各位连同符号位在内全变反后，最低位加1。定点运算器——定点加减法2、补码减法：定点运算器——定点加减法例:X＝-0.1011Y＝-0.0110，求X－Y＝？解:[X]补=1.0101[-Y]补=0.0110+11011.[X－Y]补＝1.1011X－Y=-0.0101定点运算器——定点加减法例:X＝-0.1011Y＝-3、溢出及其判别方法：在计算机中，由于机器码的尾数通常是给定的（如16位字长，32位字长），因此，在计算机中数的表示范围是有限的，若两数进行加减运算的结果超出了给定的取值范围，就称为溢出。一旦出现溢出，必须及时处理，否则会出现错误。3、溢出及其判别方法：在计算机中，由于机器码的尾数通常是给定(1)、溢出例15：X=1011Y=1001求X+Y解：[X]补=01011+[Y]补=0100110100例2：X=-1010Y=-1011求X+Y解：[X]补=10110+[Y]补=1010101011较大正数相加产生进位，影响符号位较大的负数对应较小的正数补码相加无进位，符号位自己相加(1)、溢出例15：X=1011Y=1001(2)溢出原因：之所以发生错误,是因为运算结果产生了溢出。两个正数相加,结果大于机器所能表示的最大正数,称为上溢。而两个负数相加,结果小于机器所能表示的最小负数,称为下溢。

两异号数相加或两同号数相减是否会产生溢出？仅当两同号数相加或两异号数相减时才有可能产生溢出？问题：决不会产生溢出正确(2)溢出原因：两异号数相加或两同号数相减是否问题：决不会为了判断“溢出”是否发生,可采用两种检测的方法。第一种方法是采用双符号位法,这称为“变形补码”或“模4补码”。从而可使模2补码所能表示的数的范围扩大一倍。为了判断“溢出”是否发生,可采用两种检测的方法。第一定点运算器——定点加减法1)采用双符号位的判断方法每个操作数的补码符号用两个二进制数表示，称为变形补码，用“00”表示正数，“11”表示负数，左边第一位叫第一符号位，右边第一位称为第二符号位，两个符号位同时参加运算，如果运算结果两符号位相同，则没有溢出发生。如果运算结果两符号位不同，则表明产生了溢出。“10”表示负溢出（下溢出），说明运算结果为负数，“01”表示正溢出（上溢出），说明运算结果为正数。定点运算器——定点加减法1)采用双符号位的判断方法定点运算器——定点加减法采用双符号位的判断方法

高符号位低符号位

结果00正01上溢10下溢11负定点运算器——定点加减法采用双符号位的判断方法高符号例17:X＝+0.1100Y＝+0.1000，求X+Y＝？解:[X]补=00.1100[Y]补=00.1000+01.0100正数太大了，向前有进位，而符号位向前无进位；两个符号位：01，表示正溢出例17:X＝+0.1100Y＝+0.1000，求X例:X＝-0.1100Y＝-0.1000，求X+Y＝？解:[X]补=11.0100[Y]补=11.1000+10.1100负数绝对值太大了对应的补码小，向前无进位，而符号位向前有进位；两个符号位：10，表示负溢出溢出逻辑表达式为：V=Sf1⊕Sf2

（其中Sf1为最高符号位，Sf2为第二符号位）例:X＝-0.1100Y＝-0.1000，求X+Y由此可以得出如下结论：1.当以模4补码运算,运算结果的二符号位相异时,表示溢出；相同时,表示未溢出。2.模4补码相加的结果,不论溢出与否,最高符号位始终指示正确的符号。第二章_运算方法和运算器2《计算机组成原理课件》例:X＝-0.100Y＝-0.101，求X+Y＝？解:[X]补=1.100[Y]补=1.011+11110.丢失1两负数相加，结果应为负数，但运算结果为正数，表明有溢出发生。数据向前无进位，符号位向前有进位2）采用单符号位的判断方法例:X＝-0.100Y＝-0.101，求X+Y＝？例:X＝100，Y＝-110，求X-Y＝？解:[X]补=0100[-Y]补=0110+011一个正数减去一个负数，结果为正数，但计算结果为负数，表明有溢出发生，出错数据向前有进位，符号位向前无进位0溢出逻辑表达式为：V=Cf⊕C0

（其中Cf为符号位产生的进位，C0为最高有效位产生的进位）例:X＝100，Y＝-110，求X-Y＝？[X]补=4、基本的二进制加法/减法器1、一位全加器FAAiBiCiCi+1Si向高位进位本位输出结果输入输出AiBiCiSiCi+10000000110010100110110010101011100111111表2.2一位全加器真值表两个输出端的逻辑表达式：Si＝Ai⊕Bi⊕CiCi＋1＝AiBi＋BiCi＋CiAi4、基本的二进制加法/减法器1、一位全加器FAAiBiCiCSi＝Ai⊕Bi⊕CiCi＋1＝AiBi＋BiCi＋CiAi按此表达式组成的一位全加器示图：Ci+1=(Ai⊕Bi)CiAiBi1位全加器Si时间延迟为6T，Ci＋1延迟为5T（书本错误,图2.3(a)错误）Si＝Ai⊕Bi⊕Cin个1位的全加器(FA)可级联成一个n位的行波进位加减器。M为方式控制输入线，当M＝0时，作加法(A＋B)运算；当M＝1时，作减法(A－B)运算,在后一种情况下，A－B运算转化成[A]补＋[－B]补运算，求补过程由B＋1来实现。时间延迟ta＝n×2T＋9T动画演示n个1位的全加器(FA)可级联成一个n位的行波进位加减器。M十进制加法器N位数字的行波进位BCD加法器一位BCD加法器单元的逻辑结构十进制加法器N位数字的行波进位BCD加法器定点运算器——定点乘法1、原码并行乘法设被乘数[X]原=XfXn-1Xn-2……X1X0乘数[Y]原=YfYn-1Yn-2……Y1Y0乘积[X]原=ZfZ2n-1Z2n-2……Z1Z0运算原则：同号相乘为正，异号相乘为负，符号可按：异或运算得到，数值部分的运算方法与普通的十进制乘数相类似。定点运算器——定点乘法1、原码并行乘法定点运算器——定点乘法手工算法0.11010.1011×1101110100001101+100011110.l

两个n位数相乘，其积为2n位，则需要2n位长的加法器，这不适用于定点机的形式。l

机器一次只能进行两个数的相加，不能进行多个数据的加法。l

手工计算中，乘数的每一位是0还是1都可直接看见，而在计算机中，采用放乘数的寄存器的每一位直接决定本次相加数是被乘数还是0是很不方便的，若采用该寄存器的最低一位来执行这种判断就简便了。定点运算器——定点乘法手工算法0.11010.1定点运算器——定点乘法运算法则:

计算机中执行乘法时，积的符号位由被乘数和乘数的符号位通过一个半加器实现。数值部分的运算规则是：从最低位Y0开始，当乘数Yi为1时，将上次部分积加上被乘数的绝对值，然后右移一位，得到新的部分积；当Yi为0时，则写下全0。然后再对乘数Y的高一位进行类似乘法运算。重复“加—右移”操作N次，可得到最后的乘积。定点运算器——定点乘法运算法则:定点运算器——定点乘法例:X=0.1101，Y=0.1011，求X*Y=?解：|X|=00.1101|Y|=00.1011部分积乘数说明00.000000.1101+Yf101100.110100.011000.1101→+01.001100.100100.0000+00.100100.010000.110101.000100.1000→→+→1Yf10111Yf10111Yf11111YfY0=1，+XY1=1，+XY2=0，+0Y3=1，+X右移，得Z1=1右移，得Z2=1右移，得Z3=1右移，得Z4=1定点运算器——定点乘法例:X=0.1101，Y=0.1011定点运算器——定点乘法结果：

X*Y=0.10001111X*Y=1.01001110计算：X=-0.1101Y=0.0110，求X*Y?定点运算器——定点乘法结果：X*Y=0.10001111X*定点运算器——定点乘法（了解）原码一位乘法的逻辑电路图Ｒ０存放部分积，Ｒ２存放被乘数，Ｒ１存放乘数。一、

R0清零，R2存放被乘数，R1存放乘数。乘法开始时，“启动”信号时控制ＣＸ置１，于是开启时序脉冲Ｔ，当乘数寄存其Ｒ１最末位为“１“时，部分积Ｚ和被乘数Ｘ在加法器中相加，其结果输出至Ｒ０的输入端。一旦控制脉冲Ｔ到来，控制信号ＬＤＲ０使部分积右移１位，与此同时，乘数寄存其Ｒ１也在控制型号ＬＤＲ１作用下右移一位，且计数器Ｉ记数一次，二、

将步骤三重复执行N次三、

当计数器Ｉ＝n时，计数器Ｉ的溢出信号使控制触法器ＣＸ置０，关闭时序脉冲Ｔ，乘法宣告结束。

定点运算器——定点乘法（了解）原码一位乘法的逻辑电路图Ｒ０存原码并行乘法不带符号的阵列乘法器手工操作如下：原码并行乘法不带符号的阵列乘法器图2.4m×n位不带符号得阵列乘法器逻辑框图图2.4m×n位不带符号得阵列乘法器逻辑框图演示动画演示动画原码并行乘法带符号的阵列乘法器首先来看算术运算部件设计中常常用到的求补电路原码并行乘法带符号的阵列乘法器演示动画E=1时启动对2求补操作演示动画E=1时启动对2求补操作用这种对2求补器来转换一个(n+1)位带符号的数，所需的总时间延迟为tTC=n×2T+5T=(2n+5)T用这种对2求补器来转换一个(n+1)位带符号的数，所需的图2.7(n+1)位×(n+1)位带求补器的

阵列乘法器逻辑方框图图2.7(n+1)位×(n+1)位带求补器的

阵列 图2.7所示的带求补级的阵列乘法器既适用于原码乘法，也适用于间接的补码乘法。不过在原码乘法中，算前求补和算后求补都不需要，因为输入数据都是立即可用的。而间接的补码阵列乘法却需要使三个求补器。为了完成所必须的求补与乘法操作，时间大约比原码阵列乘法增加1倍例20例21 图2.7所示的带求补级的阵列乘法器既适用于原码乘法，也适用直接补码并行乘法(不做要求)补码与真值的转换公式 公式2.292.30P42[N]补＝anan－1…a1a0其中an为符号位，则补码数[N]补和真值N的关系可以表示成：

n－1

＋∑ai2i当an＝0([N]补为正)时

i＝0n－1

－[1＋∑(1－ai)2i]当an＝1([N]补为负)时

i＝0

可化为：n－1

N＝－an2n＋∑ai2i

i=0 (2n可以看成1＋2n-1+2n-2+…+20)N＝(2.29)直接补码并行乘法(不做要求)补码与真值的转换公式N＝(2.2补码与真值的转换公式又[-N]补＝anan-1…a1a0+1，其中:ai=1-ai所以[-N]补可以表示为：n－1

－N＝－(1-an)2n＋∑(1-ai)2i+1

i＝0(2.30)[例19]已知:[N]补＝01101,[－N]补＝10011,求[N]补,[－N]补具有的数值。补码与真值的转换公式又[-N]补＝anan-1…a1表2.3四类一般化全加器的名称和逻辑符号表2.3四类一般化全加器的名称和逻辑符号对0类、3类全加器而言有：

对1类、2类全加器,则有对0类、3类全加器而言有：直接补码阵列乘法器利用混合型的全加器就可以构成直接补码数阵列乘法器。设被乘数A和乘数B是两个5位的二进制补码数,即其A＝(a4)a3a2a1a0B＝(b4)a3a2a1a0它们具有带负权的符号位a4和b4,并用括号标注。直接补码阵列乘法器利用混合型的全加器就可以构成直接补码数阵列直接补码阵列乘法器 (a4)a3

a2

a1

a0＝A

×)(b4)b3b2b1b0＝B

(a4b0)a3b0a1b0

a1b0

a0b0

(a4b1)a3b1

a2b1a1b1

a0b1

(a4b2)a3b2

a2b2a1b2

a0b2

(a4b3)a3b3

a2b3a1b3

a0b3

＋)a4b4(a3b4)(a2b4)(a1b4)(a0b4)

p9

p8

p7

p6

p5

p4

p3

p2p1

p0＝P

直接补码阵列乘法器 (a4)a3也可以如

动画演示所示也可以如

动画演示所示定点运算器——定点除法定点原码除法在定点计算机中，完成两个原码表示的数相除时，商的符号由两数的符号位和原码乘法运算方法一样，用模2求和得到，而商的数值部分则是两个正数相除得到。设有有n位定点小数(定点整数也同样适用)：被除数[X]原=ｘf.

ｘn－1…ｘ1ｘ0除数[Y]原=ｙf.ｙn－1…ｙ1ｙ0

则商[Q]原=(ｘf⊕ｙf)+(0.ｘn－1…ｘ1ｘ0/0.ｙn－1…ｙ1ｙ0)）定点运算器——定点除法定点原码除法定点运算器——定点除法计算机中执行除法时，商的符号位由被除数和除数的符号位通过一个半加器实现；对于数值部分，由于定点小数的绝对值小于1，如果被除数大于或等于除数，则商就大于或等于1，因而会产生溢出，这是不允许的。因此在执行除法以前，先要判别是否溢出，不溢出时才执行除法运算。判别溢出的方法是被除数减去除数，若差为正，就表示溢出。定点运算器——定点除法计算机中执行除法时，商的符号位定点运算器——定点除法手工计算除法的方法：设被除数为X=0.1001，Y=0.1011,求X/Y=?定点运算器——定点除法手工计算除法的方法：定点运算器——定点除法X/Y=0.1101余数=0.0111*2-4定点运算器——定点除法X/Y=0.1101恢复余数法恢复余数法的运算规则:计算机中进行除法时，是模仿十进制除法笔算的过程，但又不能完全照搬。在机器中判断是否够减，必须先做减法，若余数为正，表示够减；若余数为负，表示不够减，不够减时，必须恢复原来的余数，以便再继续往下运算，这种方法称为恢复余数法。要恢复原来的余数，只要当前的余数加上除数即可。恢复余数法恢复余数法的运算规则:定点运算器—定点除法例:X=0.1001，Y=0.1011，用恢复余数法求X/Y=?解:[X]原=[X]补=0.1001[Y]补=0.1011[-Y]补=1.0101定点运算器—定点除法例:X=0.1001，Y=0.10解:被除数/余数商数q说明商0移入q，r0’左移商1移入q，r1左移商1移入q，r2左移商0移入q，r3’左移00.100111.010111.111000.101100.100100.011101.001011.010100.111011.010100.001100.011011.010111.101100.101100.011000.110011.010100.000100.0001+[-Y]补+[Y]补+[-Y]补+[-Y]补+[-Y]补+[Y]补+[-Y]补←←←←00.10.110.1100.1101X减Y余数r0<0，商“0”恢复余数r0’减Y余数r1>0，商“1”减Y余数r4>0，商“1”减Y余数r3<0，商“0”恢复余数r3’=2r2减Y商1移入q，r4不左移余数r2＞0，商“1”解:被除数/余数定点运算器—定点除法[Q]原=0.1101[R]原=0.0001，R=2-4*0.0001结果:定点运算器—定点除法[Q]原=0.1101结果:定点运算器—定点除法恢复余数法的缺点:

当某一次-Y的差值为负时，要多一次+Y恢复余数的操作，降低了执行速度,又使控制线路变得复杂，因此在计算机中很少采用。定点运算器—定点除法恢复余数法的缺点:定点运算器—定点除法

在恢复余数除法中，若第i-1次求商的余数为+Ri-1时，下一次求商用的方法是Ri=2Ri-1-Y当Ri＜0时，第i位的商上0，而恢复余数的操作结果应为Ri+Y，下一次，即第i+1次求商的减法操作是Ri+1=2（Ri+Y）-Y=2Ri+Y上述公式表明，当某一次求商，其减得的差值为负，即Ri＜0时，本次上商为0，继续求下一位商时，可以不必恢复余数，而是直接将负的差值左移一位后（得2Ri），再采用加上除数的方法来完成。定点运算器—定点除法在恢复余数除法中，若第i-1次求定点运算器—定点除法加减交替法的规则：首先作X-Y，余数为正，表明产生溢出，应终止除法运算；余数为负，上商为0（作为商的符号位），然后重复下述操作n次，可得商的n位数值a.余数左移一位。b.余数为正时，减除数；余数为负时，加除数。c.所得的新余数为正时，上商为1；为负时，上商为0。由于运算中余数共左移了n次，相当于乘2n，故最后得余数应乘上2-n才是真正的正确余数。定点运算器—定点除法加减交替法的规则：定点运算器—定点除法例:X=0.1001，Y=0.1011，求X/Y解:[X]补=0.1001[Y]补=0.1011[-Y]补=1.0101定点运算器—定点除法例:X=0.1001，Y=0.1011，解:[X]原=[X]补=X=0.1001,[Y]补=0.1011,[-Y]补=1.0101被除数X/余数r商数q说明+[-Y]补00.100111.010111.111011.110000.101100.011100.111011.010100.001100.011011.010111.101111.011000.101100.0001+[-Y]补+[Y]补+[-Y]补+[Y]补←←←←00.10.110.1100.1101X减Y余数r0为负余数r1为正余数r2为正余数r3为负余数r4为正商0,r和q左移一位商1,r和q左移一位商1,r和q左移一位商0,r和q左移一位加Y减Y减Y加Y商1,仅q左移一位解:[X]原=[X]补=X=0.1001,[Y]补=0.1Q=0.1101R=2-4*0.0001结果:Q=0.1101结果:并行除法器（不做要求）1.可控加法/减法(CAS)单元可控加法/减法(CAS)单元,它将用于并行除法流水逻辑阵列中，它有四个输出端和四个输入端。当输入线P＝0时,CAS作加法运算；当P＝1时,CAS作减法运算并行除法器（不做要求）1.可控加法/减法(CAS)单元可控加法/减法(CAS)单元CAS单元的输入与输出的关系

Si＝Ai⊕(Bi⊕P)⊕CiCi＋1＝(Ai＋Ci)·(Bi⊕P)＋AiCi可控加法/减法(CAS)单元CAS单元的输入与输出的关系第二章_运算方法和运算器2《计算机组成原理课件》2.不恢复余数的阵列除法器假定所有被处理的数都是正的小数。不恢复余数的除法也就是加减交替法。在不恢复余数的除法阵列中,每一行所执行的操作究竟是加法还是减法,取决于前一行输出的符号与被除数的符号是否一致。当出现不够减时,部分余数相对于被除数来说要改变符号。这时应该产生一个商位“0”,除数首先沿对角线右移,然后加到下一行的部分余数上。当部分余数不改变它的符号时,即产生商位“1”,下一行的操作应该是减法。2.不恢复余数的阵列除法器假定所有被处理的数2.不恢复余数的阵列除法器被除数ｘ＝0.ｘ1ｘ2ｘ3ｘ4ｘ5ｘ6

(双倍长)

除数ｙ＝0.ｙ1ｙ2ｙ3

商数ｑ＝0.q1q2q3

余数ｒ＝0.00r3r4r5r6

字长n＋1＝42.不恢复余数的阵列除法器被除数ｘ＝0.ｘ1ｘ2ｘ3ｘ4第二章_运算方法和运算器2《计算机组成原理课件》2.不恢复余数的阵列除法器对一个2n位除以n位的不恢复余数阵列除法器来说,单元的数量为(n＋1)2,考虑最大情况下的信号延迟,其除法执行时间为

td＝3(n＋1)2T其中n为尾数位数。2.不恢复余数的阵列除法器对一个2n位除以n位的不恢复余数阵例23ｘ＝0.101001,ｙ＝0.111,求ｘ÷ｙ。(步骤参考书本)解：[－ｙ]补＝1.001被除数ｘ0.101001

减ｙ1.001

余数为负1.110001＜0q0＝0

余数左移1.10001

加ｙ0.111

余数为正0.01101＞0q1＝1

余数左移0.1101

减ｙ1.001

余数为负1.1111＜0q2＝0

余数左移1.111

加ｙ0.111

余数为正0.110＞0q3＝1故得

商q＝q0.q1q2q3＝0.101

余数r＝(0.00r3r4r5r6)＝0.000110例23ｘ＝0.101001,ｙ＝0.111,求ｘ÷ｙ2.5定点运算器的组成

2.5.1逻辑运算

计算机中除了进行加、减、乘、除等基本算术运算外,还可对两个或一个逻辑数进行逻辑运算。所谓逻辑数,是指不带符号的二进制数。利用逻辑运算可以进行两个数的比较,或者从某个数中选取某几位等操作。计算机中的逻辑运算,主要是指逻辑非、逻辑加、逻辑乘、逻辑异四种基本运算。2.5定点运算器的组成

2.5.1逻辑运算1.逻辑非运算

逻辑非也称求反。如：

ｘ1＝01001011,ｘ2＝11110000,求ｘ1,ｘ2。 ｘ1＝10110100 ｘ2＝000011112.逻辑加运算按位求它们的“或”ｘ＝10100001,ｙ＝10011011,求ｘ∨ｙ。10100001ｘ

∨10011011ｙ

10111011ｚ3.逻辑乘运算按位求它们的“与”

ｘ＝10111001,ｙ＝11110011,求ｘ∧ｙ。10111001ｘ

∧11110011ｙ

10110001ｚ1.逻辑非运算逻辑非也称求反。如：4.逻辑异运算按位求它们的模2和ｘ＝10101011,ｙ＝11001100，求ｘ⊕ｙ。[解:]10101011ｘ

⊕11001100ｙ

01100111ｚ即ｘ⊕ｙ＝011001114.逻辑异运算按位求它们的模2和事实上,逻辑加还可以通过逻辑乘和逻辑非来实现：

同样,逻辑乘也可以用逻辑加和逻辑非来实现：

事实上,逻辑加还可以通过逻辑乘和逻辑非来实现：2.5.2多功能算术/逻辑运算单元(ALU)由一位全加器(FA)构成的行波进位加法器,它可以实现补码数的加法运算和减法运算。但是这种加法/减法器存在两个问题：一是由于串行进位,它的运算时间很长。假如加法器由n位全加器构成,每一位的进位延迟时间为20ns,那么最坏情况下,进位信号从最低位传递到最高位而最后输出稳定,至少需要n*20ns,这在高速计算中显然是不利的。二是就行波进位加法器本身来说,它只能完成加法和减法两种操作而不能完成逻辑操作。本节我们介绍的多功能算术/逻辑运算单元(ALU)不仅具有多种算术运算和逻辑运算的功能,而且具有先行进位逻辑,从而能实现高速运算。2.5.2多功能算术/逻辑运算单元(ALU)由一位全加器(定点运算器的组成——多功能算术/逻辑运算单元基本思想

一位全加器（FA）的逻辑表达式为：Fi=Ai⊕

Bi⊕CiCi+1=AiBi+BiCi+CiAi为了将全加器的功能进行扩展以完成多种算术逻辑运算，先不将输入Ai和Bi和下一位的进位Ci直接进行全加，而是将Ai和Bi先组合由S0，S1，S2，S3控制的组合函数Xi和Yi，然后再将Xi，Yi和下一位进位数通过全加器进行全加，这样，不同的控制参数可以得到不同的组合函数，以能够实现多种算术运算和逻辑运算。定点运算器的组成——多功能算术/逻辑运算单元基本思想定点运算器的组成——多功能算术/逻辑运算单元S1全加器函数发生器FiCn+i+1Cn+iXiYiAiBiS0S2S3S0S1

YiS2S3Xi00

Ai00101

AiBi01Ai+Bi10

AiBi10Ai+Bi11011AiXi、Yi与控制参数和输入量的关系定点运算器的组成——多功能算术/逻辑运算单元S1全加器函数发定点运算器的组成——多功能算术/逻辑运算单元ALU的某一位逻辑表达式如下：Xi=S3AiBi+S2AiBiYi=Ai+S0Bi+S1BiFi=Yi+Xi+Cn+iCn+i+1=Yi+XiCn+i定点运算器的组成——多功能算术/逻辑运算单元ALU的某一位逻定点运算器的组成——多功能算术/逻辑运算单元每一位的进位公式可递推如下：Cn+1=Y0+X0CnCn+2=Y1+X1Cn+1=Y1+Y0X1+X0X1CnCn+3=Y2+X2Cn+2=Y2+X2Y1+Y0X1X2+X0X1X2CnCn+4=Y3+X3Cn+3

=Y3+Y2X3+Y1X2X3+Y0X1X2X3+X0X1X2X3Cn定点运算器的组成——多功能算术/逻辑运算单元每一位的进位公式定点运算器的组成——多功能算术/逻辑运算单元设：该式表明，第0位的进位输入可以直接传送到最高进位位上去，因而可以实现高速运算。G=Y3+X3Y2+X2X3Y1+Y0X1X2X3P=X0X1X2X3则：Cn+4=G+PCn其中：G称为进位发生输出P称为进位传送输出定点运算器的组成——多功能算术/逻辑运算单元设：用正逻辑表示的4位算术/逻辑运算单元(ALU)的逻辑电路图如下,它是根据上面的原始推导公式用TTL电路实现的。这个器件的商业标号为74181ALU。用正逻辑表示的4位算术/逻辑运算单元(ALU)的逻辑电路图如第二章_运算方法和运算器2《计算机组成原理课件》第二章_运算方法和运算器2《计算机组成原理课件》两级先行进位

74181ALU设置了P和G两个本组先行进位输出端。如果将四片74181的P,G输出端送入到74182先行进位部件（CLA）,又可实现第二级的先行进位,即组与组之间的先行进位。两级先行进位74181ALU设置了P和G两个本组先行进位先行进位部件74182CLA所提供的进位逻辑关系如下：

Cn＋ｘ＝G0＋P0CnCn＋ｙ＝G1＋P1Cn＋ｘ＝G1＋G0P1＋P0P1Cn

Cn＋ｚ＝G2＋P2Cn＋ｙ＝G2＋G1P2＋G0P1P2＋P0P1P2CnCn＋4＝G3＋P3Cn＋ｚ＝G3＋G2P3＋G1P1P2＋G0P1P2P3＋P0P1P2P3Cn

＝G*＋P*Cn其中

P*＝P0P1P2P3

G*＝G3＋G2P3＋G1P1P2＋G0P1P2P3其中G*称为成组进位发生输出，P*称为成组进位传送输出。先行进位部件74182CLA所提供的进位逻辑关系如下：第二章_运算方法和运算器2《计算机组成原理课件》并行进位74182并行进位741827418174181741817418174182C0C4C8C12C1674181------4片74182------1片16位二级并行进位ALU7418174181741817418174182C0C4C32位ALU32位ALU64位3级先行进位ALU74181-----16片74182---------5片C0181181741827418274182C6464位3级先行进位ALU74181-----16片2.5.3内部总线由于计算机内部的主要工作过程是信息传送和加工的过程,因此在机器内部各部件之间的数据传送非常频繁。为了减少内部的传送线并便于控制,通常将一些寄存器之间数据传送的通路加以归并,组成总线结构,使不同来源的信息在此传输线上分时传送。根据总线所在位置,总线分为内部总线和外部总线两类。内部总线是指CPU内各部件的连线,而外部总线是指系统总线,即CPU与存储器、I/O系统之间的连线。本节只讨论内部总线。按总线的逻辑结构来说,总线可分为单向传送总线和双向传送总线。所谓单向总线,就是信息只能向一个方向传送。所谓双向总线,就是信息可以分两个方向传送,既可以发送数据,也可以接收数据。2.5.3内部总线由于计算机内部的主要工作图2.14(a)是带有缓冲驱动器的4位双向数据总线。其中所用的基本电路就是三态逻辑电路。当“发送”信号有效时,数据从左向右传送。反之,当“接收”信号有效时,数据从右向左传送。图2.14(a)是带有缓冲驱动器的4位双向数据总线。其中所用图2.14(b)所示的是带有锁存器的4位双向数据总线。它主要由一个DE触发器和一个三态缓冲器组成。DE触发器是在一个普通D触发器上另加一个E输入端（允许端）而构成的。此处E输入端用以控制D的输入。若E＝0,即使D为“1”,也不能输入。当接收数据时,E＝1同时三态门被禁止,因而数据总线上的数据被接收到锁存器。当发送数据时,E＝0同时三态门被允许,因而锁存器的数据发送至数据总线上。图2.14(b)所示的是带有锁存器的4位双向数据总线。它主要2.5.4定点运算器的基本结构运算器包括ALU、阵列乘除器、寄存器、多路开关、三态缓冲器、数据总线等逻辑部件。计算机的运算器的结构一般有三种。2.5.4定点运算器的基本结构运算器包括ALU、阵列乘除器定点运算器的基本结构ABALU通用寄存器特殊寄存器单总线结构的运算器输入数据和操作结构需要三次串行的选通操作，但它并不会对每种指令都增加很多执行时间。由于只控制一条总线，所以控制电路比较简单。定点运算器的基本结构ABALU通用寄存器特殊寄存通用寄存器特殊寄存器特殊寄存器ALU缓冲器总线1总线2

两个操作数同时加到ALU进行运算，只需要一次操作控制，而且马上得到运算结果。

ALU的输出不能直接加到总线上去，这是因为，当形成操作结果的输出时，两条总线都被输入数据占据，因而必须在ALU的输出端设置缓冲器。双总线结构的运算器定点运算器的基本结构通用特殊特殊ALU缓冲器总线1总线2定点运算器的基本结构通用寄存器ALU特殊寄存器总线旁路器总线1总线2总线3

ALU的两个输入端分别由总线提供，而ALU的输出则与第三条总线相连。这样，算术逻辑操作就可以在一步的控制之内完成。设置一个总线旁路器，如果一个操作数不需要修改，而直接从总线2传送到总线3，那么可以通过控制总线旁路器把数据传出。定点运算器的基本结构通用ALU特殊总线总线2.6浮点运算方法和浮点运算器浮点数的加法、减法运算设有两个浮点数的分别为 X=2Ex·Mx

Y=2Ey·My

两浮点数进行加法和减法的运算规则是2.6浮点运算方法和浮点运算器浮点数的加法、减法运算实现浮点加减法算的基本步骤分为四步完成：⑴0操作数检查：用来判断两个操作数中是否有一个为0.⑵对阶操作：即比较两个浮点数的阶码值的大小，求△E=Ex-Ey，然后将小阶对大阶。⑶尾数进行加或减运算：实现尾数的加减运算，执行两个完成对阶后的浮点数的求和（差）的过程

⑷规格化：在浮点加减运算时,尾数求和的结果也可以得到01.ф…ф或10.ф…ф,即两符号位不等,这在定点加减法运算中称为溢出,是不允许的。但在浮点运算中,它表明尾数求和结果的绝对值大于1,向左破坏了规格化。此时将运算结果右移以实现规格化表示,称为向右规格化。规则是：尾数右移1位,阶码加1。当尾数不是1.M时需向左规格化。实现浮点加减法算的基本步骤分为四步完成：(5)舍入处理在对阶或向右规格化时,尾数要向右移位,这样,被右移的尾数的低位部分会被丢掉,从而造成一定误差,因此要进行舍入处理。简单的舍入方法有两种：一种是"0舍1入"法,即如果右移时被丢掉数位的最高位为0则舍去,为1则将尾数的末位加"1"。另一种是"恒置一"法,即只要数位被移掉,就在尾数的末尾恒置"1"。在IEEE754标准中,舍入处理提供了四种可选方法：就近舍入、朝0舍入、朝＋∞舍入、朝－∞舍入(5)舍入处理(6)浮点数的溢出下图表示了浮点机器数在数轴上的分布情况。阶码上溢超过了阶码可能表示的最大值的正指数值,一般将其认为是＋∞和－∞。阶码下溢超过了阶码可能表示的最小值的负指数值,一般将其认为是0。

尾数上溢

两个同符号尾数相加产生了最高位向上的进位,将尾数右移,阶码增1来重新对齐。尾数下溢在将尾数右移时,尾数的最低有效位从尾数域右端流出,要进行舍入处理。

(6)浮点数的溢出浮点运算器——浮点运算方法取指定位数舍入处理阶码减1尾数左移1位尾数加法（带符号）小阶加1尾数右移1位加法减法Y变符号X=0？Y=0？z←yz←xz←另一数z←0报告上溢报告下溢阶码相同？尾数=0？尾数=0？阶码加1尾数右移1位阶码上溢阶码下溢尾数上溢已是1.M0操作检查对阶操作尾数加减结果规格化结束是是是是是是是是否否否否否否否否浮点运算器——浮点运算方法取指定位数阶码减1尾数加法小阶加1浮点运算器——浮点运算方法例：设X=2010*0.11011011，Y=2100*（-0.10101100），求X+Y。(假设两数均以补码表示,阶码采用双符号位,尾数采用单符号位.)浮点运算器——浮点运算方法例：设X=2010*0.11011浮点运算器——浮点运算方法解:浮点表示为:

[X]浮=00010，0.11011011[Y]浮=00100，1.01010100（１）对阶

E=Ex-Ey=00010+11100=11110即△E为-2，X的阶码小，应使Mx右移两位，Ex加2，得:

[X]浮=00100,0.00110110(11)浮点运算器——浮点运算方法解:浮点表示为:浮点运算器——浮点运算方法+(2).尾数求和

０．００１１０１１０（１１）１．０１０１０１００１．１０００１０１０（１１）浮点运算器——浮点运算方法+(2).尾数求和０．００１１０１浮点运算器——浮点运算方法

(3).规格化和舍入处理结果的符号位与最高数值位相同，应执行左规处理（为保证尾数的绝对值大于等于0.5），所谓左规格化的规则，就是尾数左移1位，阶码减1，所以结果为1.00010101(10)，阶码为00011舍入处理,采用0舍1入法处理，则有1.00010101＋11.00010110浮点运算器——浮点运算方法

(3).规格化和舍入处理浮点运算器——浮点运算方法(4).判溢出阶码的符号位为00，不溢出。所以最终的结果为X+Y=2011*（-0.11101010）浮点运算器——浮点运算方法(4).判溢出浮点运算器——浮点运算方法例：设X=2001*（-0.111），Y=2010*0.101，求X-Y.(假设两数均以补码表示,阶码采用3位,尾数采用4位，均包括符号位.)浮点运算器——浮点运算方法例：设X=2001*（-0.111浮点运算器——浮点运算方法解:浮点表示为:

[X]浮=001，1.001[Y]浮=010，0.101（１）对阶

[△E]补=[Ex]补-[Ey]补=001+110=111

即△E为-1，X的阶码小，应使Mx右移1位，Ex加1，得:

[X]浮=010,1.100（1）浮点运算器——浮点运算方法解:浮点表示为:浮点运算器——浮点运算方法+(2).尾数求差:[-Y]补=1.011

1.100（1）1.01110.111(1)丢失1两个负数相加,结果为正数,说明产生了溢出.但是在浮点数的运算中，只有当阶码产生溢出时，才是溢出。此时只是说明尾数的结果为不规格化数，应进行右规。浮点运算器——浮点运算方法+(2).尾数求差:[-Y]补=浮点运算器——浮点运算方法

(3).规格化和舍入处理由于结果产生了溢出，应执行右规处理，所谓右规格化的规则，就是尾数右移1位，阶码加1，所以结果为1.011(1)，阶码为011舍入处理,采用恒舍法处理，则有尾数为1.011浮点运算器——浮点运算方法

(3).规格化和舍入处理浮点运算器——浮点运算方法(4).判溢出阶码不溢出。所以最终的结果为X+Y=2011*（-0.101）浮点运算器——浮点运算方法(4).判溢出浮点运算器——浮点运算法浮点数的乘除法：设有两个浮点数的分别为X=Mx*2Ex，Y=My*2Ey，则浮点数乘法运算规则：X*Y=2（Ex+Ey）*（MX*MY）设有两个浮点数的分别为X=Mx*2Ex，Y=My*2Ey，则浮点除法运算规则：X÷Y=2（Ex-Ey）*（MX÷MY）浮点运算器——浮点运算法浮点数的乘除法：浮点运算器——浮点运算法浮点乘、除法的运算步骤：浮点数的乘除运算大体分为四步：第一步,0操作数检查；第二步,阶码加/减操作；第三步,尾数乘/除操作；第四步,结果规格化及舍入处理。(1)浮点数的阶码运算对阶码的运算有＋1、－1、两阶码求和、两阶码求差四种,运算时还必须检查结果是否溢出。浮点运算器——浮点运算法浮点乘、除法的运算步骤：浮点运算器——浮点运算法浮点数的尾数处理浮点加减法对结果的规格化及舍入处理也适用于浮点乘除法。第一种方法：无条件地丢掉正常尾数最低位之后的全部数值，这种方法称为截断处理。第二种方法：运算过程中保留右移中移出的若干高位的值，最后按某种规则用这些位上的值修正尾数，这种处理称为舍入处理。浮点运算器——浮点运算法浮点数的尾数处理舍入处理：原码：0舍1入法：置1法：补码00…0，不必舍入100..0或0xxxx（xxxx不全为0），舍弃1xxxx（xxxx不全为0），尾数最低位＋1舍入处理：例：设[x1]补=11.01100000[x2]补=11.01100001[x3]补=11.01101000[x4]补=11.01111001求：执行只保留小数点后4位有效数字的舍入操作值。例：设[x1]补=11.01100000例28：设有浮点数x=2-5×0.0110011，y=23×(-0.1110010)，阶码用4位移码表示，尾数（含符号位）用8位补码表示，求[x×y]浮。要求用补码完成尾数乘法运算，运算结果尾数保留高8位（含符号位），并用尾数低位字长的值处理舍入操作。例28：设有浮点数x=2-5×0.0110011，浮点运算流水线流水线原理:假定作业T被分成k个子任务,可表达为T＝{T1,T2,···,Tk}浮点运算流水线流水线原理:假定作业T被分成k个子任务设过程段Si所需的时间为τi,缓冲寄存器的延时为τι,线性流水线的时钟周期定义为τ＝max{τi}＋τι＝τm＋τι

k级过程段的流水线处理n个任务需要的时钟周期数为:Tk＝k＋(n－1)如果用非流水线的硬件来处理这n个任务,时间上只能串行进行,则所需时钟周期数为TL＝n·k我们将TL和Tk的比值定义为k级线性流水线的加速比：Ck＝TL/Tk=n*k/(k+(n-1))

当n>>k时,Ck－>k设过程段Si所需的时间为τi,缓冲寄存器的延时为τι,线性时空图时空图例32:假设有一个4级流水浮点加法器每个过程段所需的时间为：0操作数检查τ1＝70ns,对阶τ2＝60ns,相加τ3＝90ns,规格化τ4＝80ns,缓冲寄存器L的延时为tl＝10ns,（1）求4级流水线加法器的加速比为多少？(2)如果每个过程段的时间相同,即都为75ns,(包括缓冲寄存器时间),加速比是多少？(3)画出时空图。例32:假设有一个4级流水浮点加法器每个过程段所需的时间为[解:](1)加法器的流水线时钟周期至少为τ＝max{τi}＋τι=90ns＋10ns＝100ns如果采用同样的逻辑电路,但不是流水线方式,则浮点加法所需的时间为τ1＋τ2＋τ3＋τ4＝300ns因此,4级流水线加法器的加速比为Ck＝TL/Tk≈300/100＝3(n>>4)(2)当每个过程段的时间都是75ns时,加速比为Ck＝300/75＝4[解:]§2.2定点加法、减法运算1、补码加法

任意两个数的补码之和，等于该两数和的补码。[X+Y]补=[X]补+[Y]补(mod2n+1或2)两个数不管正负，均用补码表示，符号位应当做数值参加运算，符号位相加所产生的进位要丢掉，结果为补码。§2.2定点加法、减法运算1、补码加法可以证明：[X+Y]补=[X]补+[Y]补[X-Y]补=[X]补+[-Y]补[-Y]补的求法：将[Y]补连同符号位求反加1。例11:X＝+1001Y＝+0101，求X+Y＝？解:[X]补=01001[Y]补=00101[X+Y]补=[X]补+[Y]补=01001+00101=01110 所以X+Y=+1110可以证明：解:[X]补=01001定点运算器——定点加减法例12:X＝+0.1011Y＝-0.0101，

求X+Y＝？解:[X]补=0.1011[Y]补=1.1011+011010.丢失1[X]补+[Y]补=0.0110X+Y=0.0110定点运算器——定点加减法例12:X＝+0.1011Y定点运算器——定点加减法例(补充):X＝-11001,Y＝-00011，求X+Y＝？解:[X]补=100111[Y]补=111101+001011丢失1

[X]补+[Y]补=100100X+Y=-111000由以上两例看到,补码加法的特点:一是符号位要作为数的一部分一起参加运算。二是要在模2或2n+1的意义下相加，即超过2或2n+1的进位要丢掉!定点运算器——定点加减法例(补充):X＝-11001定点运算器——定点加减法2、补码减法：

[X]补-[Y]补=[X+（-Y）]补=[X]补+[-Y]补（-Y）的补码称为[Y]补的机器负数，由[Y]补求[-Y]补的过程称为将[Y]补“变补”或对[Y]补求补，由[Y]补求[-Y]补的方法是，不管Y的真值为正或为负，都是将[Y]补的各位连同符号位在内全变反后，最低位加1。定点运算器——定点加减法2、补码减法：定点运算器——定点加减法例:X＝-0.1011Y＝-0.0110，求X－Y＝？解:[X]补=1.0101[-Y]补=0.0110+11011.[X－Y]补＝1.1011X－Y=-0.0101定点运算器——定点加减法例:X＝-0.1011Y＝-3、溢出及其判别方法：在计算机中，由于机器码的尾数通常是给定的（如16位字长，32位字长），因此，在计算机中数的表示范围是有限的，若两数进行加减运算的结果超出了给定的取值范围，就称为溢出。一旦出现溢出，必须及时处理，否则会出现错误。3、溢出及其判别方法：在计算机中，由于机器码的尾数通常是给定(1)、溢出例15：X=1011Y=1001求X+Y解：[X]补=01011+[Y]补=0100110100例2：X=-1010Y=-1011求X+Y解：[X]补=10110+[Y]补=1010101011较大正数相加产生进位，影响符号位较大的负数对应较小的正数补码相加无进位，符号位自己相加(1)、溢出例15：X=1011Y=1001(2)溢出原因：之所以发生错误,是因为运算结果产生了溢出。两个正数相加,结果大于机器所能表示的最大正数,称为上溢。而两个负数相加,结果小于机器所能表示的最小负数,称为下溢。

两异号数相加或两同号数相减是否会产生溢出？仅当两同号数相加或两异号数相减时才有可能产生溢出？问题：决不会产生溢出正确(2)溢出原因：两异号数相加或两同号数相减是否问题：决不会为了判断“溢出”是否发生,可采用两种检测的方法。第一种方法是采用双符号位法,这称为“变形补码”或“模4补码”。从而可使模2补码所能表示的数的范围扩大一倍。为了判断“溢出”是否发生,可采用两种检测的方法。第一定点运算器——定点加减法1)采用双符号位的判断方法每个操作数的补码符号用两个二进制数表示，称为变形补码，用“00”表示正数，“11”表示负数，左边第一位叫第一符号位，右边第一位称为第二符号位，两个符号位同时参加运算，如果运算结果两符号位相同，则没有溢出发生。如果运算结果两符号位不同，则表明产生了溢出。“10”表示负溢出（下溢出），说明运算结果为负数，“01”表示正溢出（上溢出），说明运算结果为正数。定点运算器——定点加减法1)采用双符号位的判断方法定点运算器——定点加减法采用双符号位的判断方法

高符号位低符号位

结果00正01上溢10下溢11负定点运算器——定点加减法采用双符号位的判断方法高符号例17:X＝+0.1100Y＝+0.1000，求X+Y＝？解:[X]补=00.1100[Y]补=00.1000+01.0100正数太大了，向前有进位，而符号位向前无进位；两个符号位：01，表示正溢出例17:X＝+0.1100Y＝+0.1000，求X例:X＝-0.1100Y＝-0.1000，求X+Y＝？解:[X]补=11.0100[Y]补=11.1000+10.1100负数绝对值太大了对应的补码小，向前无进位，而符号位向前有进位；两个符号位：10，表示负溢出溢出逻辑表达式为：V=Sf1⊕Sf2

（其中Sf1为最高符号位，Sf2为第二符号位）例:X＝-0.1100Y＝-0.1000，求X+Y由此可以得出如下结论：1.当以模4补码运算,运算结果的二符号位相异时,表示溢出；相同时,表示未溢出。2.模4补码相加的结果,不论溢出与否,最高符号位始终指示正确的符号。第二章_运算方法和运算器2《计算机组成原理课件》例:X＝-0.100Y＝-0.101，求X+Y＝？解:[X]补=1.100[Y]补=1.011+11110.丢失1两负数相加，结果应为负数，但运算结果为正数，表明有溢出发生。数据向前无进位，符号位向前有进位2）采用单符号位的判断方法例:X＝-0.100Y＝-0.101，求X+Y＝？例:X＝100，Y＝-110，求X-Y＝？解:[X]补=0100[-Y]补=0110+011一个正数减去一个负数，结果为正数，但计算结果为负数，表明有溢出发生，出错数据向前有进位，符号位向前无进位0溢出逻辑表达式为：V=Cf⊕C0

（其中Cf为符号位产生的进位，C0为最高有效位产生的进位）例:X＝100，Y＝-110，求X-Y＝？[X]补=4、基本的二进制加法/减法器1、一位全加器FAAiBiCiCi+1Si向高位进位本位输出结果输入输出AiBiCiSiCi+10000000110010100110110010101011100111111表2.2一位全加器真值表两个输出端的逻辑表达式：Si＝Ai⊕Bi⊕CiCi＋1＝AiBi＋BiCi＋CiAi4、基本的二进制加法/减法器1、一位全加器FAAiBiCiCSi＝Ai⊕Bi⊕CiCi＋1＝AiBi＋BiCi＋CiAi按此表达式组成的一位全加器示图：Ci+1=(Ai⊕Bi)CiAiBi1位全加器Si时间延迟为6T，Ci＋1延迟为5T（书本错误,图2.3(a)错误）Si＝Ai⊕Bi⊕Cin个1位的全加器(FA)可级联成一个n位的行波进位加减器。M为方式控制输入线，当M＝0时，作加法(A＋B)运算；当M＝1时，作减法(A－B)运算,在后一种情况下，A－B运算转化成[A]补＋[－B]补运算，求补过程由B＋1来实现。时间延迟ta＝n×2T＋9T动画演示n个1位的全加器(FA)可级联成一个n位的行波进位加减器。M十进制加法器N位数字的行波进位BCD加法器一位BCD加法器单元的逻辑结构十进制加法器N位数字的行波进位BCD加法器定点运算器——定点乘法1、原码并行乘法设被乘数[X]原=XfXn-1Xn-2……X1X0乘数[Y]原=YfYn-1Yn-2……Y1Y0乘积[X]原=ZfZ2n-1Z2n-2……Z1Z0运算原则：同号相乘为正，异号相乘为负，符号可按：异或运算得到，数值部分的运算方法与普通的十进制乘数相类似。定点运算器——定点乘法1、原码并行乘法定点运算器——定点乘法手工算法0.11010.1011×1101110100001101+100011110.l

两个n位数相乘，其积为2n位，则需要2n位长的加法器，这不适用于定点机的形式。l

机器一次只能进行两个数的相加，不能进行多个数据的加法。l

手工计算中，乘数的每一位是0还是1都可直接看见，而在计算机中，采用放乘数的寄存器的每一位直接决定本次相加数是被乘数还是0是很不方便的，若采用该寄存器的最低一位来执行这种判断就简便了。定点运算器——定点乘法手工算法0.11010.1定点运算器——定点乘法运算法则:

计算机中执行乘法时，积的符号位由被乘数和乘数的符号位通过一个半加器实现。数值部分的运算规则是：从最低位Y0开始，当乘数Yi为1时，将上次部分积加上被乘数的绝对值，然后右移一位，得到新的部分积；当Yi为0时，则写下全0。然后再对乘