福州大学数字逻辑及逻辑设计模拟卷_第1页
福州大学数字逻辑及逻辑设计模拟卷_第2页
福州大学数字逻辑及逻辑设计模拟卷_第3页
福州大学数字逻辑及逻辑设计模拟卷_第4页
福州大学数字逻辑及逻辑设计模拟卷_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

-.z.Forpersonaluseonlyinstudyandresearch;notformercialuse"数字电路与逻辑设计"模拟卷〔考试时间120分钟〕****班级总分题号一二三四五六核分人题分201010102822复查人得分得分一.填空题〔每空2分,共20分〕1.(A2.C)16=()102.(1)2421码=()103.[*]反=1.1010,则[*]真值=〔〕。螅&莅AB螅&莅AB螂C螈&袅D蒂E芀F蒇R羅F〔〕。5.分析右图所示电路的逻辑关系,写出相应的逻辑表达式F为〔〕。6.设计一个158进制的计数器,最少需要〔〕个触发器。7.当用D触发器实现T’触发器功能时,则D端应接〔〕端。8.模为2n的扭环形计数器,其无用状态数为〔〕。9.如以下图所示逻辑部件,其中各方框中采用模N的计数器作N次分频器,则Z输出的频率是〔〕。肇肇模8膅模10肅Z蕿3.2MHz10.时序逻辑电路使用时钟脉冲CP上升沿更新状态的边沿触发器,CP及输入*的波形如以下图所示,则*的取值〔从左向右〕是〔〕。膂膂CP芁*得分二.单项选择题〔每题1分,共10分〕1.与二进制0101等值的余3码是〔〕。〔1〕1010〔2〕1000〔3〕0001〔4〕00112.二进制数011001的典型格雷码是〔〕。〔1〕011011〔2〕101101〔3〕010111〔4〕0101013.表达式F=AB可用来表示〔〕。〔1〕A<B〔2〕A>B〔3〕A>B〔4〕A<B4.如将TTL"与非〞门仅作为"非〞门使用,则多余输入端应做〔〕处理。〔1〕全部挂高〔2〕其中一个接地〔3〕全部接地〔4〕局部接地5.标准与或式是由〔〕构成的逻辑表达式。〔1〕与项相或〔2〕最小项相或〔3〕最大项相与〔4〕或项相与蚀&腿&蚀&腿&蚄R羃S莂Q羇Q〔1〕S=R=0〔2〕S=R=1〔3〕S=1R=0〔4〕S=0R=17.n位二进制译码器与门阵列中,共有〔〕个二极管。〔1〕n2〔2〕n×2n〔3〕2n〔4〕n螄0螄0蒂1蝿1膈1膅0羀0RS〔2〕D〔3〕T〔4〕JK9.用〔〕电路构成模8计数器的逻辑电路最简。〔1〕异步计数器〔2〕同步计数器〔3〕环行计数器〔4〕扭环行计数器10.PLA逻辑构造中,包含"与〞阵列,它是一个〔〕阵列。〔1〕局部编码〔2〕全编码〔3〕局部译码〔4〕全译码得分三.多项选择题〔每题2分,共10分〕1.设A、B、C、D是四位二进制码,假设电路采用奇检验,则校验位Q的逻辑表达式是〔〕。〔1〕A⊕B⊕C⊕D⊕1〔2〕A⊕B⊕C⊕D⊕0〔3〕A⊙B⊙C⊙D⊙0〔4〕A⊙B⊙C⊙D⊙12.以下逻辑电路中,不属于组合逻辑电路的是〔〕。序列信号检测器〔2〕全加器〔3〕译码器〔4〕数据选择器〔5〕数据锁存器3.n个变量构成的最小项mi和最大项Mi之间,满足关系〔〕。〔1〕mi=Mi〔2〕mi=Mi〔3〕mi+Mi=1〔4〕miMi=1〔5〕miMi=04.以下触发器中,能用来构成移位存放器的有〔〕。〔1〕同步式D触发器〔2〕维持阻塞JK触发器〔3〕边沿T触发器〔4〕主从JK触发器〔5〕根本SR触发器5.如下图,初始时,,图中〔〕能实现的逻辑功能螇螇DQ蒃cpQ膁DQ蒈cpQ袇"1〞袄JQ虿cp芇KQ羆"0〞芅JQ莁cp芀KQ肆JQ莂cp肃KQ〔1〕〔2〕〔3〕〔4〕〔5〕得分四.改错题〔每题2分,共10分〕先找到出错位置,然后改正。1.用九片3-8译码器构成两级选择电路,最多能实现8-72变量译码器功能。2.对JK型触发器,假设希望其状态由0转变为1,则所加的鼓励信号是JK=×0。莆W莆W0薅W1蚀W2蕿W3莆A1A1A0A0D2D1D0A1A0D2D1D0000110110110111111014.一个四位二进制减法计数器的起始值为1001,经过100个时钟脉冲后的值为1100。5.容量为4K×8的PROM电路,它的存储体可存放1024个字,可实现8个10变量的组合逻辑函数。得分五.分析题〔共28分〕1.分析图示电路:要求〔1〕说明电路类型及性质;〔2〕写出电路状态方程和输出方程;〔3〕画出电路状态转换图;〔4〕求电路逻辑功能。〔10分〕DDQ1>C1Q1Q=DQ2>C1Q2QDQ3>C1Q3QCP&1&2.设触发器的初始状态Q=0,J、K端和CP端的输入信号如以下图所示,试分别画出主从JK触发器和负边沿JK触发器的输出端Q的波形。〔8分〕CPCPJKQ主从Q负边沿123456&S1&S1QAQBQCQDS0CrDRABCDDL"0〞"1〞CP"1〞74194画出它的完整状态图;它的计数模M=?求序列值;讨论自启动能力〔即有无挂起现象〕〔10分〕得分六.设计题〔共22分〕1.用JK型触发器和PLA实现"0110"序列检测器,画出逻辑阵列图。〔状态编码用自然态序〕〔12分〕2.用一块74LS151,一块74LS161及其它逻辑门电路实现011101序列信号发生器。〔10分〕-.z.仅供个人用于学习、研究;不得用于商业用途。Forpersonaluseonlyinstudyandresearch;notformercialuse.NurfürdenpersönlichenfürStudien,Forschung,zukommerziellenZweckenverwendetwerden.Pourl'étudeetlarechercheuniqueme

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论