任意进制计数器

任意进制计数器（1）异步清零法异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器74160和与非门组成的6进制计数器。Q0Q0000Q00010100001100102100101100101100010111Q3QDQ1∧074160Q32Q3DETQ10Q211CPLD31DQEPQ计数脉冲RCO20DRD&8421BCD码同步加法计数器741603Q2QETCP0D1D2D3DRCO1Q0Q74160∧EPRDDL（2）同步清零法同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器74163和与非门组成的6进制计数器。3Q0010000000011Q0001Q1Q010020101QDR∧ETEP74163DRCO33QD211QL010QDCPDD1计数脉冲2&0132QQQQ（3）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数器。011001101001101002Q11011QQQ3010101111001011010001010LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191∧00计数脉冲&Q30QQ21Q11000101（4）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器74160和与非门组成的7进制计数器。3Q000110111Q0100Q1Q10002100101100101QDR∧ETEP74160DRCO33QD211QL010QDCPDD1计数脉冲200111Q30QQ21Q（1）同步级联例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。计数器的级联3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)∧EPRDDLD13DD3DCPQQ0∧0RCO74161(2)L21ETQDQR2DEP111计数脉冲清零脉冲0132QQQQ4576QQQQ（2）异步级联例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)∧LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)∧计数脉冲D/UENL0132QQQQQ6Q7Q4Q5D（3）用计数器的输出端作进位/借位端有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。例：如用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。模为10×10=1003Q2Q1Q0Q74290(1)∧∧CP1CP2R0(2)R0(1)R9(1)9(2)RQ0∧Q12QQ374290(2)∧CP1CP20(2)RR0(1)9(1)RR9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2QQ3Q01Q2QQ3Q例：

用74160组成48进制计数器。先将两芯片采用同步级联方式连接成100进制计数器，然后再用异步清零法组成了48进制计数器。解：因为N＝48，而74160为模10计数器，所以要用两片74160构成此计数器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)∧EPRDDLD13DD3DCPQQ0∧0RCO74160(2)L21ETQDQR2DEP1计数脉冲&11结论：

用中规模集成计数器能很方便地构成N

进制（任意）计数器。主要方法有两种：1.用同步置0端或置数端归零获得N

进制计数器根据N

-1对应的二进制代码写反馈归零函数。2.用异步置0端或置数端归零获得N

进制计数器根据N

对应的二进制代码写反馈归零函数。

当需要扩大计数器的容量时，可将多片集成计数器进行级联。如两片16进制集成计数器16╳16进制计数器两片10进制集成计数器10╳10进制计数器练习：给定3线-8线译码器74138，4位二进制同步加法计数器74161及与非门。要求组成8节拍顺序脉冲发生器（脉冲分配器）。脉冲分配器74161DD32DDLQQRDQ01301CPCP∧1ET2EPD1RCOQ1000Y22BA2AY1G1YA474138YYGGY0Y315YA7612Y60Y235YY14YYY7Y本章小结1．时序逻辑电路的特点:任一时刻输出状态不仅取决于当时的输入信号，还与电路的原状态有关。因此时序电路中必须含有触发器。2．描述时序逻辑电路逻辑功能的方法有状态转换表、状态转换图和时序图等。3．时序逻辑电路的分析步骤一般为：逻辑图→时钟方程（异步）、驱动方程、输出方程→状态方程→状态转换表→状态转换图和时序图→逻辑功能。5．计数器是一种简单而又最常用的时序逻辑器件。计数器不仅能用于统计输入脉冲的个数，还常用于分频、定时、产生节拍脉冲等。4．寄存器是一种常用的时序逻辑器件。寄存器分为数码寄存器和移位寄存器两种。6．用已有的M进制集成计数器产品可以构成N(任意)进制的计数器。题4-5-11：用74160构成24进制计数器，要求采用两种不同的方法。解（1）将两芯片采用同步级联方式连接成100进制计数器。（2）用异步清零法构成24进制计数器。3Q2QETCP0D1D2D3DRCO1Q0Q74160∧EPRDDL（3）用同步置数法构成24进制计数器。6.1单稳态触发器6.2多谐振荡器6.4555定时器6.3施密特触发器6脉冲信号的产生与整形New！6.1单稳态触发器特点1.只有两种状态:稳态和暂稳态；2.外来触发脉冲使:稳态暂稳态稳态；3.暂稳态持续时间仅取决于电路参数,

与触发脉冲无关。用途定时：产生一定宽度的方波。延时：将输入信号延迟一定时间后输出。整形：把不规则波形变为宽度、幅度都相等的脉冲。1、

微分型单稳态触发器

基础知识CMOS门构成（1）没有触发信号时电路工作在稳态

uo1＝1，uo2＝0（2）外加触发信号使电路由稳态翻转到暂稳态

uo1＝0，uo2＝1（3）电容充电使电路由暂稳态自动返回到稳态

uo1＝1，uo2＝0脉冲宽度：tp=0.7RC2、

集成单稳态触发器应用基础常用集成单稳态触发器：54/74121，54/74221，54/74HC123，CD4098，CD4538等。

集成单稳态触发器（1）非重复触发单稳态触发器74121非重复触发—只能在稳态接受输入信号。

图形符号1>1&TR–ATR–BTR+RintCextRICXRX/CXRext

/

Cext表示不属于逻辑状态连接下降沿触发输入上升沿触发输入非重复触发外接定时电阻、电容VCC内部定时电阻引出端功能表输入输出注TR–ATR–BTR+QQLH

LHLHHLHLHLHLH保持稳态HH

HHH下降沿触发L

L上升沿触发主要参数输出脉宽

tw:输入触发脉冲最小周期

Tmin

:（2）可重复触发单稳态触发器74122可重复触发—在暂稳态期间,能够接受新的触发信号。

图形符号1TR–ATR–BTR+ARintCextRICXRX/CXRext

/

Cext&RTR+BRD直接复位可重复触发功能表输入输出注RDTR–ATR–BTR+ATR+BQQL

HHLLLHLHLHLH复位保持稳态HLHHL

H

HLHLHL

HH

LHH上升沿触发HHHHHHHH

HHH下降沿触发当定时电容C>1000pF时:集成单稳态触发器74121的外部元件连接方法:（b）使用内部电阻Rint且电路为上升沿触发的连接方式。（a）使用外部电阻Rext且电路为下降沿触发的连接方式。工程应用3、单稳态触发器应用（1）延时1uI