《高等计算机体系结构》文献综述GPU发展

1、北 京 科 技 大 学高等计算机体系结构文献综述题目：GPU 的发展研究学院计算机与通信工程学院班级124 班学号s2*姓名陈希时间2012年11月02一、 引言随着半导体工艺的发展, 芯片上集成的晶体管数目按照摩尔定律增加, 各种处理器的存储和计算能力也因此不断提高。作为最常用的两类处理器芯片, CPU 和GPU 的性能发展呈现不同的规律。CPU 是计算机的主控处理部件, 需要应对各种复杂的控制过程, 追求的标量性能, 注重通用性, 因此在其芯片体系结构设计时, 不得不将大量的芯片资源用于分支预测、乱序执行等复杂的控制逻辑, 从而限制了其计算性能的提升。而 GPU 原本只负责加速图形计算,

2、功能相对比较单一, 芯片的控制逻辑比较简单, 主要的芯片资源都用于提升计算性能, 因此其计算能力发展更为迅速。例如, AMD2009GPUFireSt ream 9270 11.2T Flo ps,IntelEx tr eme 965096GFlo ps, 可见在计算性能方面,GPUCPU 整整一个数量级。计算性能增长的同时, GPU 的存储性能也在不断提升, 2 4GB 的存储容量、256 512GPU 发挥出强大的 计/ 价比和性能/ 功耗比上看, GPUCPUGPU 成为搭建超级计算机GPU 仅负 责图形加速, 流水线的功能固定, 只能执行有限的几个操作以完成图像的生成。硬件工GPU 内

3、处理单元的结构越来越复杂, 功能也越来越灵活, 其流水线具备了执行用户自定义程序的能力, 从而具备了初步的可编程性。从最初的底层图形APICUDA 2 、Broo k + 3OpenCL 4GPU 简称GPGPU 5 ) 也成为体系结构、编程及编译等领域热点的研究方向之一。二、 协同并行计算研究进展GPUGPU(Graphic ProcessingUnit),中文翻译为“图形处理器”。GPU CPU要一个专门的图形的核心处理器。GPU2D3DGPU 使显卡减少C P UCPU3DGPU T&L256T&LG P U 的标志。TLLighting，光影转换。在图形加速卡中，TL最大功能是处理图形

4、的整体角度旋转以及光源阴影等三维效果。3D3DTransforming3D一般来说，TLnVidiaGeForce 225003000纹理压缩中将压缩后的数据存储进显存并不是终结。重要的是需要用显示芯3D完成纹理压缩，也不能发挥出纹理压缩的优势。凹凸贴图（bump mapping），又称为皱面贴图，是一项计算机图形学技术， 在这项技术中每个待渲染的像素在计算照明之前都要加上一个从高度图中找到的扰动。这样得到的结果表面表现更加丰富、细致，更加接近物体在自然界本身的模样协同计算概念协同并行计算，其关键在于如何实现两者的高效“协同”。从国内外大量的研究工作来看，“协同”分为两个层次：）仅负责管理 的

5、工作，为 提供数据并接收传回的数据，由 承担整个计算任务；）除管理外，还负责一部分计算任务，与 共同完成计算。第一层次的“协同”比较简单， 与 间分工明确，但浪费了宝贵的计算资源。如 的处理器具有个核心，因此也具有强大的计算能力。可见，第二层次的“协同”是未来协同并行计算的发展方向三、 GPGPU 体系结构GPUAMD、NVIDIAIntelGPU 的核心体系结构。AMD: APU为进一步提升处理器的工作效率, AMDCPUGPU 的核心进行融合( Fusion)APU 7 ( Accelerated Processing Unit s)以加速多媒体和向量处理能力。业界有观点认为, 这种融合的

6、体系结构是未来处理器的发展方向。图 1 AMD APU 结构示意图从图 1 可以看出, APU 处理器将多核的 x 86 CPU 核心、GPU 处理器核心( SIMDCPUGPU总线的问题。NVIDIA: FermiFermiNVIDIAGPU, 提供了强大的双精度浮点计算能力。FermiGPUFermiGPUECC 校验的功能; 其次, FermiGPUShared Memory 作为片上存储层次外, 还首次引入了通用的Cache, 以更好地支持通用计算。FermiCacheSML1 CacheSML2 Cache。此外, FermiShared Memory可以通过配置互相转化。最后, F

7、ermiKernel图 2 NVIDIA Fermi 体系结构示意图2Fermi16SM,L2 CacheSML1 Cache、寄存器文件等私有存储资源, 32 个流处理DRAM、Host调度等接口。值得注意的是, FermiGPUSM8 个流处理核GT 200,4w arp,Fermi322warp, 极大提升了线程发射效率。四、 CUDA 简介CU DA 全称统一计算设备框架( Compute UnifiedDevice Architecture, 简称CU DANVIDIAGPUGPGPUC 语CUDAhost 端和deviceCPUGPU 上的部分, 这部分代码称为核心( Kernel

8、) 函数。CPUCPU 代码将计算结果拷贝回主存。在 CU DA 计算模型下, GPU 执行的最小单位是线程, 多个线程组成一个线程块, 线程块中线程可以共享一片存储器, 并以任意顺序执行, 在硬件资源受限的情况下甚至可以串行执行。一个核心程序由一个或多个线程块组成, 一个应用则由若干个核心程序构成。图 3 CUDA 计算模型示意图CUDA 体系结构的组成来说, 包含了三个部分: 开发库、运行期环境和驱CUDACUDA1.1C U FFCUBLAS (离散基本线性计算) 的实现。这两个数学运算库所解决的是典型的大规模的并行计算问题, C U DA 的技术基础上实现出C UDACU 上的宿主代码, G p UGPGPU五、 参考文献 1 GPGPU 技术研究与发展 2 CUDAGPGPU3Glaskow sky P N. NVIDIAs Ferm