电子设计自动化EDA

1、1.1 引言1.2 EDA技术发展1.3 EDA系统构成1.4 EDA发展趋势1.5 常用EDA工具第1章 电子设计自动化综述1.1引言电子设计计自动化化：简称称EDA（Electronic DesignAutomation）从理论角角度：EDA技术是以以计算机机和微电电子技术术为先导导，汇集集了数据据库、计计算机图图形学、图论与与拓扑逻逻辑、计计算数学学、优化化理论以以及微电电子工艺艺与结构构学等多多种学科科最新成成果的先先进技术术。从技术应应用角度度：EDA技术是以以大规模模集成电电路为设设计载体体，以硬硬件描述述语言为为描述系系统的主主要表达达方式，以计算算机为设设计环境境，利用用软件开

2、开发工具具自动完完成设计计系统的的编译、化简、综合、仿真、布局布布线、优优化，直直至完成成对特定定芯片的的适配、映射、编程下下载，最最终将设设计系统统集成到到特定的的芯片中中，完成成专用集集成电路路芯片的的设计。1.2EDA技术发展展EDA技术伴随随着计算算机、集集成电路路、电子子系统设设计的发发展，经经历了三三个发展展阶段：计算机辅辅助设计计CAD（CAD：ComputerAssistDesign）计算机辅辅助工程程设计CAE（CAE: Computer AssistEngineeringDesign）电子系统统设计自自动化ESDA（ESDA:Electronic SystemDesignA

3、utomation）90年代后期期，设计计师逐步步从使用用硬件转转向设计计硬件，从电路路级电子子产品开开发转向向系统级级芯片开开发（即即片上系系统集成成SOC：Systemonchip），后来来发展的的电子系系统设计计自动化化ESDA（Electronic SystemDesignAutomation）工具则则以系统统级设计计为核心心，包括括系统行行为级描描述与结结构级综综合，系系统仿真真与测试试验证，系统划划分与指指标分配配，系统统决策与与文件生生成等一一整套设设计工具具。1.3EDA系统构成成EDA技术研究究的对象象是电子子设计的的全过程程，有系系统级、电路级级和物理理级各个个层次的的设计

4、；涉及的的电子系系统从低低频、高高频到微微波，从从线性到到非线性性，从模模拟到数数字，从从通用集集成电路路到专用用集成电电路构造造的电子子系统，因此EDA技术研究究的范畴畴相当广广泛。如如果从PLD开发与应应用角度度看，EDA系统应当当包含以以下子模模块：设计输入入子模块块设计数据据库子模模块分析验证证子模块块综合仿真真子模块块布局布线线子模块块等1.设计输入入模块：接受用用户的设设计描述述，并进进行语义义正确性性、语法法规则的的检查，检查通通过后，将用户户的设计计描述转转换为EDA软件系统统的内部部数据格格式，存存入设计计数据库库备其它它模块调调用。该该模块一一般包含含针对不不同描述述方式的

5、的编辑器器，如图图形编辑辑器、文文本编辑辑器等，同时包包含对应应的分析析器。2.设计数据据库模块块：存放放系统提提供的库库单元以以及用户户的设计计描述和和中间设设计结果果。3.分析验证证模块：包括各各个层次次的模拟拟验证、设计规规则的检检查、故故障诊断断等。4.综合仿真真模块：包括各各个层次次的综合合工具，理想的的情况是是：从高高层次到到低层次次的综合合仿真全全部由EDA工具自动动完成。5.布局布线线模块：实现由由逻辑设设计到物物理实现现的映射射，因此此该模块块与物理理实现的的方式密密切相关关。例如如，最终终的物理理实现可可以是门门阵列、可编程程逻辑器器件等，由于对对应的器器件不同同，因此此各

6、自的的布局布布线工具具会有很很大的差差异。全球提供供EDA软件工具具的厂商商有近百百家之多多，可以以分为两两大类一类是EDA专业软件件公司开开发的EDA软件工具具；另一类是是半导体体器件厂厂商，为为了销售售公司的的产品开开发的EDA软件工具具。1.4EDA发展趋势势1.输入工具具的发展展早期的原原理图输输入方式式80年代末，各种硬硬件描述述语言描描述为主主的设计计方式90年代EDA公司相继继推出一一批图形形化免编编程的设设计输入入工具,更加直观观且人性性化。2.具有混合合信号处处理能力力数字电路路设计的的EDA工具90年代以来来数/模混合信信号设计计工具的的开发。对数字信信号的语语言描述述IE

7、EE已经制定定了VHDL标准对模拟信信号的语语言描述述正在制制定AHDL标准提出了对对微波信信号的MHDL描述语言言。3.更为有效效的仿真真工具仿真的两两个阶段段设计前期期的系统统级仿真真：主要要验证系系统的功功能；设计过程程中的电电路级仿仿真：主主要验证证系统的的性能，决定怎怎样实现现设计所所需的精精度。在整个电电子设计计过程中中仿真是是花费时时间最多多的工作作，也是是占用EDA工具资源源最多的的一个环环节。提提高仿真真的有效效性一方方面是建建立合理理的仿真真算法，另一方方面是系系统级仿仿真中系系统级模模型的建建模，电电路级仿仿真中电电路级模模型的建建模。预预计在下下一代EDA工具中，仿真工

8、工具将有有一个较较大的发发展。4.更为理想想的综合合工具设计综合合工具的的目的：将设计计者的精精力从繁繁琐的版版图设计计和分析析中转移移到设计计前期的的算法开开发和功功能验证证上。设计综合合工具由由最初的的只能实实现逻辑辑综合，逐步发发展到可可以实现现设计前前端的综综合直至至设计后后端的版版图综合合以及测测试综合合的理想想且系统统的综合合工具。设计前端端的综合合工具也也称高层层次综合合工具，可以实实现从算算法级的的行为描描述到寄寄存器传传输级结结构描述述的转换换，给出出满足约约束条件件的硬件件结构。逻辑综综合的结结果将作作为版图图综合的的输入数数据，进进行版图图综合。版图综合合则是将将门级和和

9、电路级级的结构构描述转转换成物物理版图图的描述述，版图图综合实实现最佳佳的版图图设计。测试综合合贯穿在在设计过过程的始始终。测测试综合合时可以以消除设设计中的的冗余逻逻辑、诊诊断不可可测的逻逻辑结构构、自动动插入可可测性结结构、生生成测试试向量，缩短设设计周期期，减少少测试费费用。5.IP复用IP（IntellectualProperty）的含义义是指知知识产权权、著作作权等，在电子子设计领领域IP核指的是是完成某某种功能能的虚拟拟电路模模块，一一般将IP核分为软软核和硬硬核。软核指的的是以硬硬件描述述语言进进行描述述的设计计模块，允许用用户调用用、或者者重新定定义关键键性能参参数的IP核。硬

10、核指的的是以版版图形式式描述的的设计模模块，由由于硬核核基于一一定的设设计工艺艺，设计计者不能能再对其其进行改改动。标准：虚拟插座座接口协协会VSIA（Virtual SocketInterfaceAssociation），制定定的关于于IP产品的标标准与规规范。虚拟元件件交易所所VCX，以加强强IP信息的交交流。6.片上系统统片上系统统SOC（SystemOnChip）集成指指的是把把一个完完整的系系统集成成在一个个芯片上上。由于于微电子子技术的的进步，已经为为SOC设计实现现提供了了硬件基基础；而而EDA软件技术术的发展展，则为为SOC设计创造造了必要要的开发发平台。目前，使使用PLD芯片

11、完成成SOC设计已经经成为现现实。如如Altera公司推出出的Excalibur系列器件件就是嵌嵌入了硬硬核RISC微处理器器的PLD器件。Xilinx公司最新新推出的的Virtex系列产品品可以完完成SOC设计。Xilinx公司还提提供了大大量的软软IP核，有PCI、存储器器、通信信模块和和图像处处理等，Virtex系列产品品支持这这些软IP核的应用用，为SOC设计提供供了可能能。1.5常用EDA工具1.MAX+plusIIMAX+plusII是MultipleArrayMatrixand ProgrammableLogicUseSystem的缩写，是Altera公司的PLD软件开发发工具。

12、可以运运行在多多种操作作平台上上，提供供一种与与器件结结构无关关的设计计环境，设计人人员使用用开发工工具进行行设计，通过设设计软件件提供的的多种输输入方式式，编译译、仿真真和综合合，最终终将设计计方案转转化为PLD器件所需需要的文文件格式式。MAX+plusII支持Altera公司的部部分PLD系列器件件的编程程，如：Classic系列、MAX系列、FLEX系列和ACEX1K系列等。1.5.1Altera公司的EDA工具2.QuartusIIAltera公司最新新推出的的QuartusII设计软件件支持APEX系列、Cyclone系列、Stratix系列和Excalibur系列等新新型系列列器

13、件的的开发。含有工作作组计算算、集成成逻辑分分析仪、EDA工具集成成、多过过程支持持、增强强重编译译和IP集成等特特性。加强了网网络功能能。支持高速速I/O设计。1.5.2Xilinx公司的EDA工具ISE简介ISE（Integrated SystemConfiguration）是集成成系统环环境的简简称，是是Xilinx公司提供供的一套套完整的的软件工工具集，利用ISE可以完成成FPGA/CPLD开发过程程中的全全部操作作。Xilinx公司提供供的集成成系统环环境ISE，从设计计输入、仿真、编译、综合、布局布布线直至至下载都都在ISE集成环境境下完成成。最新新版本:ISE 6.x。ISE工具

14、分为为输入工工具、仿仿真工具具、综合合工具、实现工工具和辅辅助工具具等几大大类。1.5.3Lattice公司的EDA工具Lattice公司已经经推出了了第四代代ispLSI器件的开开发软件件ispDesignEXPERT。在推出出ispDesignEXPERT开发软件件之前，先后有有pDS开发软件件、ispSynario System开发软件件和ispEXPERTSystem开发软件件，这些些开发软软件均可可对Lattice公司的所所有ispLSI器件进行行设计文文件的输输入、编编译、仿仿真、下下载。第2章MAX+plusII软件及应应用2.1MAX+plusII软件概述述2.2MAX+plu

15、sII使用流程程2.3图形文件件输入2.4文本文件件输入2.5层次化设设计2.6参数化模模块库的的使用2.7软件使用用中常见见错误及及其排除除MAX+plusII分为商业业版、基基本版和和学生版版。Altera公司推荐荐pc系统的使使用配置置：奔腾系列列计算机机、WindowsNT4.0、Windows982000XP、有效内内存，参参考表2.1、与MicrosoftWindows兼容的图图形卡和和17英寸彩色色显示、CD-ROM驱动器、并口和和RS232串口。器件系列最小有效内存（Mbytes）最小物理内存（Mbytes）ACEX 1K256128FLEX 10K256128FLEX 600

16、06432FLEX 80006432MAX 90006432MAX 70004816表2.1MAX+plusII软件运行行的内存存要求使用MAX+plusII软件进行行可编程程逻辑器器件的设设计开发发过程主主要有四四个阶段段：1.设计输入入：原理理图设计计输入、硬件描描述语言言设计输输入、波形图图设计输输入、底层设设计输入入 、层层次设计计输入2.设设计处理理3.设设计校验验：包括括仿真分分析、定时分分析4.器器件编程程2.1.1MAX+plusII简介设置license：双击MAX+plusII图标，进进入MAX+plusII项目管理理器界面面。选择择Options/LicenseSetup

17、命令，则则出现License Setup对话框，单击Browse按钮，在在弹出的的License File对话框中中选择license.dat文件。如如果授权权许可文文件正确确，将看看到License Setup对话框右右侧栏目目Unlicensed Feature的功能全全部被移移到左侧侧LicensedFeature栏目下，单击OK，则软件件提供的的所有功功能可以以使用。2.1.2MAX+plusII安装2.2MAX+plusII使用流程程目的：为为方便设设计模块块的管理理。项目下的的设计文文件格式式可以是是原理图图、文本本文件、波形图图、符号号以及底底层输入入等不同同形式。1.建立设计计

18、项目在MAX+plusII项目管理理器File菜单下选选中Project/Name，出现对对话框，在项目目命名对对话框里里，选择择正确的的驱动器器、路径径，输入入设计项项目名，按OK，MAX+plusII标题栏将将会显示示新建立立的项目目名称。2.2.1建立项目目2.输入设计计文件在MAX+plusII的项目管管理器File菜单下选选中New，出现新新建文件件对话框框。根据据设计文文件需要要选择对对应的格格式。在在接着打打开的编编辑窗口口输入设设计文件件，由于于文件格格式不同同，打开开的编辑辑窗口也也有所不不同。1.编译器在MAX+plusII菜单中选选择Compiler项，出现现编译窗窗口。

19、2.2.2设计处理理编译网表表提取数据库建建立逻辑综合合逻辑划分分分配定时模拟拟网表装配选择Start按钮，编编译过程程中如果果出错，其错误误及警告告等信息息将会显显示在自自动打开开的Message-Compiler窗口，可可以定位位错误。修改错错误，再再次运行行编译，直至纠纠正全部部错误。编译结束束，编译译器将会会产生相相应的输输出文件件，输出出文件的的图标出出现在对对应模块块框的下下方，有有*.rpt、*.snf和*.pof文件等。双击文文件图标标，可以以打开输输出文件件。3.执执行编译译2.2.3设计检验验检验过程程分：仿真分析析：需要要输入激激励信号号，重点点检查逻逻辑功能能是否符符合

20、设计计要求。定时分析析：重点点检查设设计的内内部定时时及器件件的最高高工作频频率是否否符合设设计要求求。1.仿真分析析步骤：打打开波形形图编辑辑窗口，建立波波形图文文件，接接着在波波形图中中调入输输入、输输出引脚脚和中间间节点，输入激激励信号号，进行行仿真分分析。原理：根根据编译译产生的的*.SNF文件中包包含的逻逻辑信息息和时间间信息，读取输输入的激激励信号号，进行行中间信信号和输输出信号号的分析析和计算算。仿真分析析结束：生成仿仿真波形形图文件件*.SCF。(1)打开波形形图编辑辑窗口。(2)从SNF文件中提提取节点点信息。(3)波形图文文件存盘盘。(4)改变栅格格宽度和和结束时时间改变栅

21、格格宽度改变结束束时间(5)输入信号号赋值。通过高电电平的的或设设置低电电平的的按钮钮进行电电平设置置。通过按按钮钮进行时时钟设置置。设置时钟钟信号的的起始值值时钟信号号的最小小周期时钟周期期的放大大倍数常用按钮钮：不定状态态：将被被选中的的信号设设置为不不定状态态。高阻状态态：将被被选中的的信号设设置为高高阻状态态。逻辑取反反：将被被选中的的信号进进行逻辑辑取反的的操作。周期信号号：将被被选中的的信号设设置为周周期信号号。组群信号号：将被被选中的的组群信信号或总总线信号号赋组值值。(6)仿仿真分分析完成输入入信号的的赋值，将仿真真文件初初始设置置存盘后后，在MAX+plusII菜单中选选择S

22、imulator，屏幕显显示仿真真分析对对话框。点击Start，当显示示零错误误和零警警告，点点击OK，屏幕则则出现仿仿真结果果波形图图。波形形可以以以组的形形式显示示，也可可以以单单个信号号的形式式显示。1器器件选择择在Assign菜单下选选择Device命令项，出现Device对话框：选择器件件系列选择器件件2.2.4器件选择择与引脚脚锁定2引脚锁定定引脚锁定定的含义义就是要要将设计计文件的的输入输输出信号号分配到到器件特特定的引引脚上，引脚锁锁定的方方法有多多种，可可以采用用执行Assign下Pin/location/chip命令方式式，也可可以调用用底层编编辑器，选择Layout/De

23、vice View，直接将将引脚拖拖到引脚脚的位置置上。输入信号号的名称称引脚的属属性引脚号运行MAX+plusII编译器Compiler之后，将将生成编编程文件件*.POF、*.JED或*.SOF，编程文文件提供供给MAX+plusII编程器Programmer，可以对对Altera公司的可可编程器器件进行行编程，编程器器还可对对器件进进行校验验、试验验、检查查器件是是否空白白、进行行功能测测试等。在运行MAX+plusII编程器Programmer之前，首首先将编编程硬件件与计算算机相连连，插入入可编程程逻辑器器件，然然后选择择编程文文件，运运行编程程器，将将编译通通过的编编程数据据传送到

24、到可编程程器件中中。2.2.5器件编程程1.设设置编程程硬件在MAX+plusII菜单下选选择Programmer，系统进进入编程程状态。从菜单单栏中选选择Options/Hardware Setup命令，系系统弹出出HardwareSetup对话框，单击对对话框中中的下拉拉按钮，弹出几几种编程程硬件方方式，常常用的有有BitBlaster串行下载载硬件设设置和ByteBlaster（MV）并行下下载硬件件设置。2.运运行编程程器选择编程程对话框框Program或Configure，编程模模块将编编程数据据写入可可编程器器件中。如果编编程器件件选择的的是MAX系列，则则Program按钮有效效

25、；如果果选择的的编程器器件是FLEX和ACEX系列，则则Configure按钮有效效。Examine：将编程程数据读读入缓冲冲区。Verify：检验器器件中的的编程数数据是否否同编译生成成的编程程数据一一致。如如果设置置了编程器件件的保密密位，则则无法从从器件中中读入数据，此时不不能检验验。BlankCheck：测试器器件是否否未编程程或已被被擦除。Test：用*.SCF或*.VEC文件进行行功能仿仿真。SecurityBit：选中该该项，则则在器件件中设置置保密位位。3.其其他格式式的编程程文件（1）.sof文件：是是SRAM Object文件，专专门用于于FLEX系列、ACEX系列等器器件

26、的串串行下载载BitBlaster或并行下下载ByteBlaster方式的编编程文件件，（2）.pof文件：是是ProgrammingObject文件，主主要用于于的MAX器件的编编程。（3）ASCII码格式文文件：有有3种不同扩扩展名的的ASCII码格式文文件，分分别是.jam、.jed和.ttf。（4）二进制制格式文文件：.jbc和.rbf文件。.jbc文件是JamByte-Code文件，可可以供多多数可编编程逻辑辑器件使使用。.rbf文件供FLEX系列器件件使用的的编程文文件，该该文件的的数据是是低位在在前串行行方式，因此可可以用计计算机或或单片机机等微处处理器，以PS或PSA方式对器器

27、件进行行在线编编程。（5）.sbf文件：针针对FLEX系列器件件使用BitBlaster串行下载载方式且且在PS方式下的的配置文文件。（6）.hex文件：使使用第三三方编程程器对并并行EPROM编程的数数据文件件。产生其他他格式的的编程文文件：在在Files菜单下选选择Convert SRAMObject Files，系统进进入Convert SRAMObject Files对话框。对话框框分为两两部分，上半部部分是转转换的输输入源文文件，下下半部分分是转换换的输出出文件，点击OK则完成转转换，在在对应的的目录下下就可以以查看到到转换后后的文件件。MAX+plusII提供了原原理图编编辑器，通

28、过该该编辑器器可以建建立并保保存原理理图文件件。原理图文文件输入入主要包包括以下下几个步步骤：（1）原原理图文文件的建建立（2）原原理图文文件的编编辑（3）原原理图文文件的保保存及错错误检查查（4）建建立默认认逻辑符符号2.3图形文件件输入MAX+plusII中的原理理图文件件后缀为为*.gdf，在MAX+plusII的项目管管理器File菜单下选选中New，出现新新建文件件对话框框。在对话框框中选择择Graphic Editorfile，即原理理图输入入文件，选择OK。在无名称称的原理理图编辑辑窗口的的File菜单下，选中Save或Save As，选择建建立项目目的目录录，输入入原理图图文件

29、名名，按OK。2.3.1原理图文文件的建建立编辑原理理图的主主要工作作有：调调用元器器件、连连接元器器件、建建立输入入和输出出引脚等等。1.调调用符号号调用符号号有几种种方法：一是在在原理图图编辑窗窗口的空空白处，双击鼠鼠标左键键；二是是原理图图编辑窗窗口空白白处单击击鼠标右右键，在在出现的的对话框框内选择择entersymbol项；三是是在symbol菜单下选选择entersymbol。三种方方法执行行的结果果均出现现调用符符号对话话框，2.3.2原理图文文件的编编辑2.逻逻辑符号号之间的的连接逻辑符号号之间的的连接：直接连线线法：当当鼠标移移动至逻逻辑符号号可以连连接的引引线处，鼠标标标识

30、变成成十字形形式，按按住鼠标标左键拖拖到另一一逻辑符符号的连连接引脚脚处，即即可实现现逻辑符符号对应应引脚的的连接。命名法：通过对对逻辑符符号引脚脚的命名名实现逻逻辑符号号之间的的连接。连接线型型的选择择：在Options菜单下选选择Line Style线型；或或原理图图空白处处单击鼠鼠标右键键，在出出现的对对话框里里选择Line Style。线型有有几种，其中细细实线类类型为实实际连接接线；粗粗实线类类型为总总线连接接线，表表示一组组信号。一般情情况下，总线有有线网名名，如D7.0，表示有有一个8位总线D7、D6、D0。连接线的的删除：选中待待删除的的连接线线，按DEL键。3.建建立输入入和

31、输出出信号输入和输输出引线线的调用用：利用用调用符符号的方方法，在在调用符符号对话话框的SymbolName处，输入入input或output，按OK，输入或或输出引引线则出出现在原原理图上上。输入和输输出线的的命名：指向input或output的默认名名“PIN_NAME”,双击鼠标标,键入自定定义的名名称。按按回车键键，自动动指向下下一条引引线的“PIN_NAME”处，继续续对下一一条引线线命名。4.图纸尺寸寸的修改改选择File菜单下的的Size，屏幕出出现Size对话框。Orientation：指明图图纸方向向。SheetSize：选择图图纸尺寸寸。Automatic：自动选选择图纸纸

32、尺寸。在File菜单下选选择Project/Save&Check命令保存存文件，同时打打开MAX+plusII编译器窗窗口，检检查该文文件的错错误并给给出报告告。若无无错误和和警告，选择OK，返回原原理图编编辑窗口口；若有有错误，错误提提示信息息列在Message -Compiler窗口。双双击错误误信息行行Error:，MAX+plusII自动打开开原理图图编辑器器，并定定位在错错误点。2.3.3原理图文文件的处处理原理图输输入文件件检查无无误，可可根据需需要将其其建立一一个默认认逻辑符符号，供供其它原原理图文文件调用用。操作作如下：在File菜单下选选择CreateDefaultSymbo

33、l建立默认认符号。该逻辑辑符号的的调用方方法与其其它逻辑辑符号的的调用方方法相同同。2.3.4建立默认认符号MAX+plusII软件平台台接受的的文本设设计文件件：硬件件描述语语言HDL编写的文文件，包包括：VHDL、Verilog HDL或AHDL。VHDL文件后缀缀为.vhd，AHDL文件后缀缀为*.tdf，Verilog HDL文件后缀缀为.v。2.4.1VHDL文件的建建立在MAX+plusII管理器的的File菜单下，调入项项目或新新建项目目。在MAX+plusII的项目管管理器File菜单下，选择New，在对话话框中选选择Text Editorfile，即文本本输入文文件，选选择O

34、K，未命名名的文本本编辑窗窗口被打打开。在文本编编辑窗口口的File菜单下，选中Save或Save As，在接着着出现的的窗口下下，选择择建立项项目的目目录，输输入VHDL文件名，按OK，建立一一个新文文本文件件。2.4文本文件件输入2.4.2VHDL文件的编编辑直接编辑辑利用模板板编辑AHDL TemplateVHDL TemplateVerilog TemplateVHDL文件的错错误检查查为了保证证输入的的VHDL文件的正正确性，应检查查文件的的句法错错误:选择FileProject/Save&Check。建立默认认逻辑符符号VHDL文件格式式描述的的逻辑设设计同样样可以建建立一个个同名

35、的的逻辑符符号，以以方便其其它逻辑辑设计的的调用。VHDL逻辑符号号建立的的方法与与原理图图逻辑符符号建立立的方法法完全一一样。首首先将VHDL文件调入入，选File菜单下CreateDefaultSymbol，建立一一个与VHDL文件*.vhd相同文件件名，不不同后缀缀的符号号文件*.sym。MAX+plusII支持多级级层次化化设计，也就是是说允许许在一个个设计方方案中，支持多多层设计计结构，每层中中的设计计文件可可以是不不同格式式的设计计文件，因此，也称为为混合输输入法。 在MAX+plusII提供的HierarchyDisplay层次显示示窗口，可以灵灵活地进进入每层层设计文文件的编编

36、辑窗口口。2.5层次化设设计步骤如下下：建立顶层层图形文文件调用已建建立的符符号进行符号号之间的的连接顶层文件件的编译译处理、仿真检检测、器器件选择择、引脚脚锁定、下载编编程等各各种操作作与其他他文件的的处理相相同。2.5.1层次化设设计文件件的输入入对于已建建立的层层次化设设计文件件，在MAX+plusII菜单下选选择HierarchyDisplay命令，屏屏幕将显显示该项项目的层层次结构构。每个个文件名名旁是该该文件的的格式，用图标标和文字字给出，点击图图标可以以进入该该文件的的编辑器器同时打打开该文文件。图图标上方方若有亮亮条，表表示该文文件已被被打开。首先打开开顶层文文件，双双击顶层层文件中中的某个个底层符符号，打打开底层层文件的的编辑窗窗口及其其文件，对该底底层文件件进行编编译和仿仿真。2.5.2层次化设设计文件件的管理理MAX+plusII提供了两两种调用用LPM的方法：在图形形编辑器器中调用用、利用用LPM管理器调调用1.图形编辑辑器下调调用LPM打开MAX+plusII的图形编编辑器，在空白白处双击击鼠标左左键，选选择LPM所在目录录maxplus2max2