第5章-基于S3C2410的系统硬件设计-V1-20151022

1、第5章基于S3C2410的系统硬件设计5.1 S3C2410A简介S3C2410A：是Samsung公司推出的16/32位RISC处理器，主要面向高性价比、低功耗的手持设备应用。S3C2410有S3C2410X和S3C2410A两个型号，A型是X型的改进型，具有更好的性能和更低的功耗。S3C2410A内部结构：在片上集成了单独的16KB指令Cache和16KB数据Cache、用于虚拟存储器管理的MMU、支持STN和TFT的LCD控制器、NAND Flash Boot Loader、系统管理器（片选逻辑和SDRAM控制器）、3通道UART、4通道DMA、4通道PWM定时器、I/O口、RTC、8通

2、道10位ADC和触摸屏接口、I2C总线接口、I2S总线接口、USB主设备、USB从设备、SD主卡和MMC（Multi Media Card，多媒体卡）卡接口、2通道的SPI（Serial Peripheral Interface，串行外围设备接口）以及PLL时钟发生器。S3C2410A的CPU内核采用的是16/32位ARM920T 内核，同时还采用了AMBA（Advanced Microcontroller Bus Architecture，先进的微控制器总线体系结构）新型总线结构。S3C2410A内部结构如图5.1所示内部结构 技术特点 图5.1 S3C2410A内部结构方框图S3C2410

3、A集成的片上功能包括： 内核电压1.8V/2.0V，存储器电压3.3V，外部I/O电压3.3V； 具有16KB的I-Cache和16KB的D-Cache以及MMU； 外部存储器控制器（SDRAM控制和片选逻辑）； LCD控制器（最大支持4K彩色STN和256K彩色TFT）提供1通道LCD专用DMA； 4通道DMA并有外部请求引脚端； 3通道UART（IrDAl.0，16字节Tx FIFO和16字节Rx FIFO）/2通道SPI； 1通道多主设I2C总线和1通道I2S总线控制器； 版本1.0 SD主接口和2.11兼容版MMC卡协议； 2个USB主设接口/1个USB从设接口（版本1.1）； 4通道

4、PWM定时器和1通道内部定时器； 看门狗定时器； 117位通用I/O口和24通道外部中断源； 电源控制模式有正常、慢速、空闲和电源关断4种模式； 8通道10位ADC和触摸屏接口； 具有日历功能的RTC; 使用PLL的片上时钟发生器。5.1 S3C2410A简介内部结构 技术特点 S3C2410A具有如下特点：1体系结构 采用ARM920T CPU内核，具有16/32位RISC体系结构和强大的指令集，为手持设备和通用嵌入式应用提供片上集成系统解决方案； 增强的ARM体系结构MMU，支持WinCE、EPOC 32和Linux； 使用指令Cache、数据Cache、写缓冲器和物理地址TAG RAM减

5、少主存储器带宽和反应时间对性能的影响； ARM920T CPU内核支持ARM调试体系结构； 内部采用先进的微控制器总线体系结构（AMBA）5.1 S3C2410A简介内部结构 技术特点 2.系统管理器 支持小大端存储方式。 地址空间：每bank 128 MB（byte）（总共1GB）。 每个bank支持可编程的8/16/32位数据总线宽度。 bank0bank6都采用固定的bank起始地址。 bank7具有可编程的bank起始地址和大小。 8个存储器bank： 一6个用于ROM、SRAM及其他； 一2个用于ROM、SRAM和同步DRAM。 所有的存储器bank都具有可编程的访问周期。 支持使用

6、外部等待信号来填充总线周期。 支持掉电时的SDRAM自刷新模式。 支持各种类型的ROM启动（booting），包括NOR/NAND Flash和EEPROM等。5.1 S3C2410A简介内部结构 技术特点 3NAND Flash Boot Loader（启动装载） 支持从NAND Flash存储器的启动。 采用4 KB内部缓冲器用于启动引导。 支持启动之后NAND存储器仍然作为外部存储器使用。 4Cache存储器 I-Cache（16 KB）和D-Cache（16 KB）为64路组相联Cache。 每行8字长度，其中每行带有一个有效位和两个脏位（dirty bits）。 采用伪随机数或循环替

7、换算法。 采用写直达（Write-through）或写回（Write-back）Cache操作来更新主存储器。 写缓冲器可以保存16个字的数据值和4个地址值。5.1 S3C2410A简介内部结构 技术特点 5时钟和电源管理 片上MPLL和UPLL： 一UPLL：产生用于USB主机设备操作的时钟； 一MPLL：产生操作MCU的时钟，时钟频率最高可达266 MHz（2.0V内核电压）。 通过软件可以有选择地为每个功能模块提供时钟。 电源模式包括正常、慢速、空闲和掉电模式： 一正常模式：为正常运行模式； 一慢速模式：为不加PLL的低时钟频率模式； 一空闲模式：只停止CPU的时钟； 一掉电模式：切断所

8、有外设和内核的电源。 可以通过EINT15:0或RTC报警中断从掉电模式中唤醒处理器。6中断控制器 55个中断源（1个看门狗定时器、5个定时器、9个UART、24个外部中断、4个DMA、2个RTC、2个ADC、1个I2C、2个SPI、1个SDI、2个USB、1个LCD和1个电池故障）； 支持电平边沿触发模式的外部中断源； 可编程的电平边沿触发极性； 为紧急中断请求提供快速中断服务（FIQ）支持。5.1 S3C2410A简介内部结构 技术特点 7具有脉冲宽度调制（PWM）的定时器 具有PWM功能的4通道16位定时器，可基于DMA或中断操作的1通道16位内部定时器； 可编程的占空比周期、频率和极性

9、； 能产生死区； 支持外部时钟源。8RTC（实时时钟） 完整的时钟特性：秒、分、时、日期、星期、月和年； 工作频率32.768 kHz； 具有报警中断； 具有时钟滴答中断。9通用I/O口 24个外部中断口； 多路复用的I/O口。2.5 S3C2410A简介内部结构 技术特点 10UART 3通道UART，可以基于DMA模式或中断模式操作； 支持5位、6位、7位或者8位串行数据发送接收（Tx/Rx）； 支持外部时钟作为UART的运行时钟（UEXTCLK）； 波特率可编程； 支持IrDA 1.0； 支持回环（Loopback）测试模式； 每个通道内部都具有16字节的发送FIFO和16字节的接收FI

10、FO 。11DMA控制器 4通道的DMA控制器； 支持存储器到存储器、I/O到存储器、存储器到I/O和I/O到I/O的传送； 采用突发传送模式提高传送速率。12AD转换和触摸屏接口 8通道多路复用ADC； 转换速率最大为500 KSPS（Kilo Samples Per Second，每秒采样千点），10位分辨率。5.1 S3C2410A简介内部结构 技术特点 13LCD控制器STN LCD显示特性 支持3种类型的STN LCD显示屏：4位双扫描、4位单扫描和8位单扫描显示类型； 对于STN LCD支持单色模式、4级灰度、16级灰度、256彩色和4 096彩色； 支持多种屏幕尺寸，典型的屏幕尺

11、寸有：640480，320240，160160； 最大虚拟屏幕大小是4 MB； 在256彩色模式下支持的最大虚拟屏幕尺寸是：4 0961 024，2 0482 048，1 0244 0960或者其它尺寸。14. TFT（Thin Film Transistor，薄膜场效应晶体管）彩色显示特性 彩色TFT支持1、2、4或8bpp（bit per pixel，每像素所占位数）调色显示； 支持16bpp无调色真彩显示； 在24bpp模式下支持最大16M彩色TFT；支持多种屏幕尺寸，典型的屏幕尺寸有：640480，320320，160160或者其它尺寸； 最大虚拟屏大小是4 MB； 在64彩色模式下支

12、持的最大虚拟屏幕尺寸是：2 0481 024或者其它尺寸。5.1 S3C2410A简介内部结构 技术特点 15看门狗定时器 16位看门狗定时器； 定时器溢出时产生中断请求或系统复位。16I2C总线接口（两线制串行扩展总线：数据线和时钟线） 1通道多主机I2C总线； 串行、8位、双向数据传送，在标准模式下数据传送速率可达100kb/s，在快速模式下可达400kb/s。17I2S总线接口（串行数字音频总线协议） 1通道音频I2S总线接口，可基于DMA方式操作； 串行，每通道8/16位数据传输； 发送和接收（Tx/Rx）具备128字节FIFO（64字节发送FIFO64字节接收FIFO）； 支持I2S

13、格式和MSB-justified数据格式。5.1 S3C2410A简介内部结构 技术特点 18USB 主设备（通用串行总线） 2个USB主设接口； 遵从OHCI Revl.0标准； 兼容USB Verl.1标准。19USB从设备（通用串行总线） 1个USB从设接口； 具备5个USB设备端口； 兼容USB Verl.1标准。20SD主机接口（存储卡） 兼容SD存储卡协议1.0版； 兼容SDIO卡协议1.0版； 发送和接收采用字节FIFO； 基于DMA或中断模式操作； 兼容MMC卡协议2.11版。5.1 S3C2410A简介内部结构 技术特点 21SPI接口（Serial Peripheral I

14、nterface 微控制器和外围设备芯片之间的接口） 兼容2通道SPI协议2.11版； 发送和接收采用2字节的移位寄存器； 基于DMA或中断模式操作。22工作电压 内核电压：1.8V，最高工作频率200 MHz（S3C2410A-20）；2.0 V，最高工作频率266 MHz（S3C2410A-26）。 存储器和I/O电压：3.3 V。23封装 采用272-FBGA封装。5.1 S3C2410A简介内部结构 技术特点 5.1 S3C2410A简介补充：1.封装 ：采用272-FBGA封装。S3C2410A 专用寄存器（P43）：S3C2410的地址空间0 x48000000至0 x600000

15、00之间的单元区供专用寄存器使用，用于存放硬件各功能部件的控制命令、状态或数据等。因这些寄存器的功能已作专门规定，故而称为专用寄存器或特殊功能寄存器SFR（Special Function Register）。存储器控制器专用寄存器组； USB主设备专用寄存器组；中断控制器专用寄存器组； DMA控制器专用寄存器组；时钟和电源管理专用寄存器组； LCD控制器专用寄存器组； NAND Flash专用寄存器组； UART专用寄存器组； PWM定时器专用寄存器组； USB从设备专用寄存器组；看门狗定时器专用寄存器组； IIC专用寄存器组； IIS专用寄存器组；通用I/O口专用寄存器组； RTC专用寄存

16、器组； A/D转换器专用寄存器组； SPI专用寄存器组； SD接口专用寄存器组。5.1 S3C2410A简介内部结构 技术特点 5.1.2 S3C2410A存储器控制器S3C2410A的存储器控制器提供访问外部存储器所需要的存储器控制信号，具有以下特性： 支持小大端（通过软件选择）。 地址空间：每个bank有128 MB（总共有8个bank，共1 GB）。 除bank0只能是16/32位宽之外，其他bank都具有可编程的访问位宽（8/16/32位）。 总共有8个存储器bank（bank0bank7）：一其中6个用于ROM，SRAM等；一剩下2个用于ROM，SRAM，SDRAM等。 7个固定的存

17、储器bank（bank0bank6）起始地址。 最后一个bank（bank7）的起始地址是可调整的。 最后两个bank（bank6和bank7）的大小是可编程的。 所有存储器bank的访问周期都是可编程的。 总线访问周期可以通过插入外部等待来扩展。 支持SDRAM的自刷新和掉电模式。存储器控制器特性存储器映射S3C2410A的存储器映射S3C2410A复位后，存储器的映射情况如下页图3.2.1所示，bank6和bank7对应不同大小存储器时的地址范围参见表3.2.1。 5.1.2 S3C2410A存储器控制器存储器控制器特性存储器映射表3.2.1 bank 6和bank 7地址注：bank 6

18、和bank 7必须具有相同的存储器大小。不使用NAND Flash作为启动ROM 使用NAND Flash作为启动ROM注意：SROM表示是ROM或SRAM类型的存储器；SFR指特殊功能寄存器。图3.2.1 S3C2410A复位后的存储器映射5.1.2 S3C2410A存储器控制器存储器控制器特性存储器映射地址范围：0 x0000 0000 0 xFFFF FFFF（ 0 x6000 0000之后未用） 1.SFR区：0 x4800 0000 0 x6000 00002.NOR FLASH: SST39VF1601,2MB（Bank0启动方式），运行程序，半字（字节）对齐，最小地址变化为0 x

19、0000 0002，JP8断开地址范围：0 x0000 00000 x001F FFFF（2M）3.SDRAM: HY57V561620（两片）,64MB，运行程序，字对齐，最小地址变化为0 x0000 0004地址范围：0 x3000 00000 x33FF FFFF（104M）4.NAND FLASH: Samsung的K8F1208,64MB，调试具有中断功能的程序时，需设置Nand Flash方式（JP8短接）（64M）5.EEPROM: IIC总线接口，256字节,从地址0 xA05.1.2 S3C2410A存储器控制器存储器控制器特性存储器映射NOR FLASH和NAND FLAS

20、H比较：存放在NOR FLASH中的程序可以直接运行，执行速度比SDRAM慢；存放在NAND FLASH中的程序需要复制到RAM中运行；引导程序可以存放在NOR FLASH中，也可以存放在NAND FLASH中S3C2410芯片采用的是ARM920T核，使用单一的平板地址空间.该地址空间的大小为232个8位字节，这些字节单元的地址是一个无符号的32位数值，其取值范围为0到232-1。地址空间总共为4GB，其中，1GB地址空间用于支持外部存储器的连接，另外的空间有一小部分用于I/O端口或部件的寻址，其他的地址空间没有用到。22S3C2410存储空间S3C2410存储空间S3C2410存储器接口设

21、计5.1.2 S3C2410A存储器控制器2022/10/1123S3C2410存储空间S3C2410存储空间S3C2410存储器接口设计5.1.2 S3C2410A存储器控制器24NOR和NAND是现在市场上两种主要的非易失闪存技术。NOR Flash的读取速度比NAND Flash稍快一些，NAND Flash 的擦除和写入速度比NOR Flash快。NOR Flash带有SRAM接口，NAND Flash器件使用复杂的I/O口来串行的存取数据，。NAND Flash结构可以在给定的尺寸内提供更高的存储容量。NAND Flash中每个块的最大擦写次数是一百万次，而NOR Flash的擦写次

22、数是十万次。NOR FLASH和NAND FLASH5.1.3 NOR Flash和NAND Flash5.1.3 NOR Flash和NAND Flash以页为单位进行读和编程操作，以块为单位进行擦除操作。数据、地址采用同一总线。实现串行读取。随机读取速度慢且不能按字节随机编程。芯片尺寸小、引脚少，是位成本最低的固态存储器。芯片包含有失效块。失效块不会影响有效块的性能，但设计者需要将失效块在地址映像表中屏蔽起来。2022/10/1125NAND Flash简介26NAND Flash结构5.1.3 NOR Flash和NAND FlashK9F1208芯片有4096个Block，每个Bloc

23、k有32个Page，每个Page有528个Byte，Block是Nand Flash中最大的操作单元，擦除是以Block为单位完成的，而编程和读取是以Page为单位完成的。因此，对NAND Flash的操作要形成以下三类地址：块地址（Block Address）；页地址（Page Address）；页内地址（Column Address）；由于NAND Flash的数据线和地址线是复用的，因此，在传送地址时要用4个时钟周期来完成。27NAND Flash操作5.1.3 NOR Flash和NAND Flash时钟和电源管理模块包括3部分：时钟控制、USB控制和电源控制1时钟电路在S3C2410

24、A中的时钟控制逻辑能够产生CPU所需的FCLK时钟信号。AHB总线外围设备所需的HCLK时钟信号，以及APB总线外围设备所需的PCLK时钟信号。S3C2410A有两个锁相环（Phase Locked Loops，PLL），一个用于FCLK，HCLK和PCLK，另一个专门用于USB模块（48 MHz）。时钟控制逻辑可以在不需要PLL的情况下产生慢速时钟，并且可以通过软件来控制时钟与每个外围模块是连接还是断开，从而降低功耗。S3C2410A微处理器的主时钟可以由外部时钟源提供，也可以由外部振荡器提供，如图5.1.4所示，采用哪种方式通过引脚OM3:2来进行选择。 OM3:2=00时，MPLL和UP

25、LL的时钟均选择外部晶体振荡器； OM3:2=0l时，MPLL的时钟选择外部晶体振荡器；UPLL选择外部时钟源；5.1.4 时钟和电源管理 OM3:2=10时，MPLL的时钟选择外部时钟源；UPLL选择外部晶体振荡器； OM3:2=11时，MPLL和UPLL的时钟均选择外部时钟源。在系统中选择OM3:2均接地的方式，即采用外部振荡器提供系统时钟。系统时钟源直接采用外部晶振，内部PLL电路可以调整系统时钟，使系统运行速度更快。S3C2410A的系统时钟电路见图5.1.4，其外部振荡器由12MHz晶振和2个15pF的微调电容组成。振荡电路输出接到S3C2410A微处理器的XTIPLL脚，输入由XT

26、OPLL提供。由于片内的PLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，从而降低因高速开关时钟所造成的高频噪声。5.1.4 时钟和电源管理图5.1.4 S3C2410A微处理器外部时钟电路5.1.4 时钟和电源管理2电源电路对于电源控制逻辑，S3C2410A具有多种电源管理方案，对于每个给定的任务都具有最优的功耗。在S3C2410A中的电源管理模块具有正常模式、慢速模式、空闲模式和掉电模式4种有效模式。在正常模式，电源管理模块为CPU和S3C2410A中的所有外围设备提供时钟。在这个模式，由于所有外围设备都处于开启状态，因此功耗达到最大。用户可以通

27、过软件来控制外围设备的操作。例如，如果不需要定时器，那么用户可以断开定时器的时钟，以降低功耗。慢速模式又称无PLL模式。与正常模式不同，在慢速模式不使用PLL，而使用外部时钟（XTIPLL或EXTCLK）直接作为S3C2410A中的FCLK。在这种模式下，功耗大小仅取决外部时钟的频率，功耗与PLL无关。在空闲模式下，电源管理模块只断开CPU内核的时钟（FCLK），但仍为所有其他外围设备提供时钟。空闲模式降低了由CPU内核产生的功耗。任何中断请求可以从空闲模式唤醒CPU。5.1.4 时钟和电源管理在掉电模式，电源管理模块断开内部电源。因此，除唤醒逻辑以外，CPU和内部逻辑都不会产生功耗。激活掉电

28、模式需要两个独立的电源，一个电源为唤醒逻辑供电；另一个为包括CPU在内的其他内部逻辑供电，并且这个电源开关可以控制。在掉电模式下，为CPU和内部逻辑供电的第二个电源将关断。通过EINT15:0或RTC报警中断可以从掉电模式唤醒S3C2410A。在设计系统电源电路之前对S3C2410A的电源引脚进行分析：VDDalive引脚给处理器复位模块和端口寄存器提供1.8V电压；VDDi和VDDiarm为处理器内核提供1.8V电压；VDDi_MPLL为MPLL提供1.8V模拟电源和数字电源；VDDi_UPLL为UPLL提供1.8V模拟电源和数字电源；VDDOP和VDDMOP分别为处理器端口和处理器存储器端

29、口提供3.3V电压；VDD_ADC为处理器内的ADC系统提供3.3V电压；VDDRTC为时钟电路提供1.8V电压，该电压在系统掉电后仍需要维持。系统需要使用3.3V和1.8V的直流稳压电源。为简化系统电源电路的设计，要求整个系统的输入电压为高质量的5V直流稳压电源。VDD3.3V提供给VDDMOP，VDDIO，VDDADC和VCC引脚，VDD1.8V提供给VDDi_X。5.1.4 时钟和电源管理5V输入电压经过DC-DC转换器可完成5V到3.3V和1.8V的电压转换。系统中RTC所需电压由1.8V电源和后备电源共同提供，在系统工作时1.8V电压有效，系统掉电时后备电池开始工作，以供RTC电路所

30、需的电源，同时使用发光二极管指示电源状态。S3C2410A电源电路如图所示。（a）3.3V电源电路5.1.4 时钟和电源管理（b）1.8V电源电路（电阻R203100K，R20447.5K，阻值需要修改）5.1.4 时钟和电源管理355.2 S3C2410 I/O端口PortA (GPA) ：23个输出端口；PortB (GPB) ：11个I/O端口；PortC (GPC) ：16个I/O端口；PortD (GPD) ：16个I/O端口；PortE (GPE) ：16个I/O端口；PortF (GPF) ：8个I/O端口；PortG (GPG) ：16个I/O端口；PortH (GPH) ：1

31、1个I/O端口；S3C2410A共有117个多功能复用输入输出端口（I/O口），分为端口A端口H 8组为满足不同系统设计的需要，每个I/O口可以很容易地通过软件对其进行配置。每个引脚的功能必须在启动主程序之前进行定义。如果一个引脚没有使用复用功能，那么它可以配置为I/O口。注意：端口 A除了作为功能口外，只能够作为输出口使用。表5.2.1 S3C2410A的端口A I/O口配置情况端口A可选择的引脚端功能GPA22输出nFCEGPA21输出nRSTOUTGPA20输出nFREGPA19输出nFWEGPA18输出ALEGPA17输出CLEGPA16GPA12输出nGCS5nGCS1GPA11GP

32、A1输出ADDR26ADDR16GPA0输出ADDR0端口B可选择的引脚端功能GPB10输入/输出nXDREQ0GPB9输入/输出nXDACK0GPB8输入/输出nXDREQ1GPB7输入/输出nXDACK1GPB6输入/输出nXBREQGPB5输入/输出nXBACKGPB4输入/输出TCLK0GPB3GPB0输入/输出TOUT3 TOUT0表5.2.2 S3C2410A的端口B I/O口配置情况端口C可选择的引脚端功能GPC15GPC8输入/输出VD7 VD0GPC7GPC5输入/输出LCDVF2LCDVF0GPC4输入/输出VMGPC3输入/输出VFRAMEGPC2输入/输出VLINEGP

33、C1输入/输出VCLKGPC0输入/输出LEND表5.2.3 S3C2410A的端口C I/O口配置情况端口D可选择的引脚端功能GPD15输入/输出VD23nSS0GPD14输入/输出VD22nSS1GPD13GPD0输入/输出VD21VD8表5.2.4 S3C2410A的端口D I/O口配置情况端口E可选择的引脚端功能GPE15输入/输出IICSDAGPE14输入/输出IICSCLGPE13输入/输出SPICLK0GPE12输入/输出SPIMOSI0GPE11输入/输出SPIMISO0GPE10GPE7输入/输出SDDAT3SDDAT0GPE6输入/输出SDCMDGPE5输入/输出SDCLK

34、表5.2.5 S3C2410A的端口E、F I/O口配置情况GPE4输入/输出I2SSDOI2SSDIGPE3输入/输出I2SSDInSS0GPE2输入/输出CDCLKGPE1输入/输出I2SSCLKGPE0输入/输出I2SLRCK端口FGPF7 GPF0输入/输出EINT7 EINT0端口G可选择的引脚端功能GPG15输入/输出EINT23nYPONGPG14输入/输出EINT22YMONGPG13输入/输出EINT21nXPONGPG12输入/输出EINT20XMONGPG11输入/输出EINT19TCLK1GPG10GPG8输入/输出EINT18EINT16GPG7输入/输出EINT15

35、SPICLK1表5.2.6 S3C2410A的端口G I/O口配置情况GPG6输入/输出EINT14SPIMOSI1GPG5输入/输出EINT13SPIMISO1GPG4输入/输出EINT12LCD_PWRENGPG3输入/输出EINT11nSS1GPG2输入/输出EINT10nSS0GPG1输入/输出EINT9GPG0输入/输出EINT8端口 H可选择的引脚端功能GPH10输入/输出CLKOUT1GPH9输入/输出CLKOUT0GPH8输入/输出UEXTCLKGPH7输入/输出RXD2nCTS1GPH6输入/输出TXD2nRTS1GPH5输入/输出RXD1GPH4输入/输出TXD1GPH3输

36、入/输出RXD0GPH2输入/输出TXD0GPH1输入/输出nRTS0GPH0输入/输出nCTS0表5.2.7 S3C2410A的端口H I/O口配置情况2022/10/1145端口寄存器及引脚配置每一个端口都有4个寄存器，它们是：引脚配置寄存器、数据寄存器、引脚上拉寄存器等。Register Address R/W Description Reset Value GPXCON0 x560000 x0 R/W 端口X配置寄存器 X GPXDAT 0 x560000 x4 R/W 端口X数据寄存器X GPXUP0 x560000 x8 R/W 端口X上拉寄存器X RESERVED0 x56000

37、0 xCR/W 端口X保留寄存器-3.1 S3C2410 I/O端口内存映射2022/10/1146GPADAT寄存器为准备输出的数据：其值为23位22：0注意： （1）当A口引脚配置为非输出功能时，其输出无意义；（2）端口 A除了作为功能口外，只能够作为输出口使用。1、端口A寄存器及引脚配置Register Address R/W Description Reset Value GPACON0 x56000000 R/W 端口A引脚配置寄存器 0 x7FFFFF GPADAT 0 x56000004 R/W 端口A数据寄存器- RESERVED0 x56000008 -端口A保留寄存器- R

38、ESERVED0 x5600000C-端口A保留寄存器-2022/10/11471、端口A寄存器及引脚配置位号位 名位值:0 1位号位 名位值:0 122GPA22输出nFCE10GPA10输出ADDR2521GPA21输出nRSTOUT9GPA9输出ADDR2420GPA20输出nFRE8GPA8输出ADDR2319GPA19输出nFWE7GPA7输出ADDR2218GPA18输出ALE6GPA6输出ADDR2117GPA17输出CLE5GPA5输出ADDR2016GPA16输出nGCS54GPA4输出ADDR1915GPA15输出nGCS43GPA3输出ADDR1814GPA14输出nGC

39、S32GPA2输出ADDR1713GPA13输出nGCS21GPA1输出ADDR1612GPA12输出nGCS10GPA0输出ADDR011GPA11输出ADDR26FCE:Flash片选48GPBDAT准备输出或输入的数据：其值为11位10：0GPBUP端口B上拉寄存器，位10：0有意义。 0：对应引脚设置为上拉1：无上拉功能注意： 当B口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。2、端口B寄存器及引脚配置Register Address R/W Description Reset Value GPBCON0 x56000010 R/W 端口B引脚配置寄存器 0 x0 GPBDA

40、T 0 x56000014 R/W 端口B数据寄存器- GPBUP0 x56000018 R/W 端口B上拉寄存器0 x0RESERVED0 x5600001C- 端口B保留寄存器-49端口B引脚配置寄存器位号位 名位值:00 01 10 1121,20GPB10输入输出nXDREQ0Reserved19,18GPB9输入输出nXDACK0Reserved17,16GPB8输入输出nXDREQ1Reserved15,14GPB7输入输出nXDACK1Reserved13,12GPB6输入输出nXBACKReserved11,10GPB5输入输出nXBREQReserved9,8GPB4输入输出

41、TCLK0Reserved7,6GPB3输入输出TOUT3Reserved5,4GPB2输入输出TOUT2Reserved3,2GPB1输入输出TOUT1Reserved1,0GPB0输入输出TOUT0Reserved50GPCDAT为准备输出或输入的数据：值为16位15：0GPCUP端口C上拉寄存器，位15：0有意义。 0：对应引脚设置为上拉1：无上拉功能注意： 当C口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。3、端口C寄存器及引脚配置Register Address R/W Description Reset Value GPCCON0 x56000020 R/W 端口C引脚配

42、置寄存器 0 x0 GPCDAT 0 x56000024 R/W 端口C数据寄存器- GPCUP0 x56000028 R/W 端口C上拉寄存器0 x0RESERVED0 x5600002C- 端口C保留寄存器-2022/10/1151端口C引脚配置寄存器位号位 名位 值位号位名位 值000110110001101131,30GPC15输入输出VD7保留15,14GPC7输入输出LCDVF2保留29,28GPC14输入输出VD6保留13,12GPC6输入输出LCDVF1保留27,26GPC13输入输出VD5保留11,10GPC5输入输出LCDVF0保留25,24GPC12输入输出VD4保留9,

43、8GPC4输入输出VM保留23,22GPC11输入输出VD3保留7,6GPC3输入输出VFRAME保留21,20GPC10输入输出VD2保留5,4GPC2输入输出VLINE保留19,18GPC9输入输出VD1保留3,2GPC1输入输出VCLK保留17,16GPC8输入输出VD0保留1,0GPC0输入输出VEND保留2022/10/1152GPDDAT为准备输出或输入的数据：其值为16位15：0GPDUP端口D上拉寄存器，位15：0有意义。 0：对应引脚设置为上拉1：无上拉功能初始化时，15：12无上拉功能，而11：0有上拉注意： 当D口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。4、

44、端口D寄存器及引脚配置Register Address R/W Description Reset Value GPDCON0 x56000030 R/W 端口D引脚配置寄存器 0 x0 GPDDAT 0 x56000034 R/W 端口D数据寄存器- GPDUP0 x56000038 R/W 端口D上拉寄存器0 xF000RESERVED0 x5600003C- 端口D保留寄存器-53端口D引脚配置寄存器位号位 名位 值位号位名位 值000110110001101131,30GPD15输入输出VD23nSS015,14GPD7输入输出VD15保留29,28GPD14输入输出VD22nSS11

45、3,12GPD6输入输出VD14保留27,26GPD13输入输出VD21保留11,10GPD5输入输出VD13保留25,24GPD12输入输出VD20保留9,8GPD4输入输出VD12保留23,22GPD11输入输出VD19保留7,6GPD3输入输出VD11保留21,20GPD10输入输出VD18保留5,4GPD2输入输出VD10保留19,18GPD9输入输出VD17保留3,2GPD1输入输出VD9保留17,16GPD8输入输出VD16保留1,0GPD0输入输出VD8保留54GPEDAT为准备输出或输入的数据：其值为16位15：0GPEUP端口E上拉寄存器，位15：0有意义。 0：对应引脚设置

46、为上拉1：无上拉功能初始化时，各个引脚都有上拉功能。注意： 当E口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。5、端口E寄存器及引脚配置Register Address R/W Description Reset Value GPECON0 x56000040 R/W 端口E引脚配置寄存器 0 x0 GPEDAT 0 x56000044 R/W 端口E数据寄存器- GPEUP0 x56000048 R/W 端口E上拉寄存器0 x0RESERVED0 x5600004C- 端口E保留寄存器-55端口E引脚配置寄存器位号位 名位 值位号位名位 值000110110001101131,30

47、GPE15输入输出IICSDA保留15,14GPE7输入输出SDDAT0保留29,28GPE14输入输出IICSCL保留13,12GPE6输入输出SDCMD保留27,26GPE13输入输出SPICLK0保留11,10GPE5输入输出SDCLK保留25,24GPE12输入输出SPISI0保留9,8GPE4输入输出IISSDO保留23,22GPE11输入输出SPISO0保留7,6GPE3输入输出IISSDI保留21,20GPE10输入输出SDDAT3保留5,4GPE2输入输出CDCLK保留19,18GPE9输入输出SDDAT2保留3,2GPE1输入输出IISSCLK保留17,16GPE8输入输出S

48、DDAT1保留1,0GPE0输入输出IISLRCK保留6、端口F寄存器及引脚配置GPFDAT为准备输出或输入的数据：其值为8位7：0GPFUP端口F上拉寄存器，位7：0有意义。 0：对应引脚设置为上拉1：无上拉功能初始化时，各个引脚都有上拉功能。注意： 当F口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。Register Address R/W Description Reset Value GPFCON0 x56000050 R/W 端口F引脚配置寄存器 0 x0 GPFDAT 0 x56000054 R/W 端口F数据寄存器- GPFUP0 x56000058 R/W 端口F上拉寄

49、存器0 x0RESERVED0 x5600005C- 端口F保留寄存器-2022/10/1157位号位 名位 值0001101115,14GPF7输入输出EINT7保留13,12GPF6输入输出EINT6保留11,10GPF5输入输出EINT5保留9,8GPF4输入输出EINT4保留7,6GPF3输入输出EINT3保留5,4GPF2输入输出EINT2保留3,2GPF1输入输出EINT1保留1,0GPF0输入输出EINT0保留端口F引脚配置寄存器58GPGDAT为准备输出或输入的数据：其值为16位15：0GPGUP端口G上拉寄存器，位15：0有意义。 0：对应引脚设置为上拉1：无上拉功能初始化时

50、，15:11引脚无上拉功能，其它引脚有。注意： 当G口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。7、端口G寄存器及引脚配置Register Address R/W Description Reset Value GPGCON0 x56000060 R/W 端口G引脚配置寄存器 0 x0 GPGDAT 0 x56000064 R/W 端口G数据寄存器- GPGUP0 x56000068 R/W 端口G上拉寄存器0 xF800RESERVED0 x5600006C- 端口G保留寄存器-59端口G引脚配置寄存器位号位 名位 值位号位名位 值000110110001101131,30GPG

51、15输入输出EINT23nYPON15,14GPG7输入输出EINT15SPICLK129,28GPG14输入输出EINT22YMON13,12GPG6输入输出EINT14SPISI127,26GPG13输入输出EINT21nXPON11,10GPG5输入输出EINT13SPISO125,24GPG12输入输出EINT20XMON9,8GPG4输入输出EINT12LCD-PEN23,22GPG11输入输出EINT19TCLK17,6GPG3输入输出EINT11nSS121,20GPG10输入输出EINT18保留5,4GPG2输入输出EINT10nSS019,18GPG9输入输出EINT17保留

52、3,2GPG1输入输出EINT9保留17,16GPG8输入输出EINT16保留1,0GPG0输入输出EINT8保留LCD-PEN:POWER_ENABLEnSS0:SPI0_SELECT2022/10/1160GPHDAT为准备输出或输入的数据：其值为11位10：0GPHUP端口H上拉寄存器，位10：0有意义。 0：对应引脚设置为上拉1：无上拉功能注意： 当H口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。8、端口H寄存器及引脚配置Register Address R/W Description Reset Value GPHCON0 x56000070 R/W 端口H引脚配置寄存器

53、0 x0 GPHDAT 0 x56000074 R/W 端口H数据寄存器- GPHUP0 x56000078 R/W 端口H上拉寄存器0 x0RESERVED0 x5600007C- 端口H保留寄存器-2022/10/1161端口H引脚配置寄存器位号位 名位值:00 01 10 1121,20GPH10输入输出CLKOUT1Reserved19,18GPH9输入输出CLKOUT0Reserved17,16GPH8输入输出UCLKReserved15,14GPH7输入输出RXD2nCTS113,12GPH6输入输出TXD2nRTS111,10GPH5输入输出RXD1Reserved9,8GPH4

54、输入输出TXD1Reserved7,6GPH3输入输出RXD0Reserved5,4GPH2输入输出TXD0Reserved3,2GPH1输入输出nRTS0Reserved1,0GPH0输入输出nCTS0Reserved629、端口其它控制寄存器寄存器地址 读/写 描述 复位值MISCCR 0 x56000080 R/W 上拉电阻、高阻状态、USB Pad和CLKOUT的选择控制 0 x10330杂项控制寄存器（参见表3.4.16） 表3.4.16 杂项控制寄存器寄存器地址 读/写 描述 复位值DCLKCON 0 x56000084 R/W DCLK0/1 控制，位27:16控制DCLK1，位

55、11:0控制DCLK9 0 x0 DCLK控制寄存器（参见表3.4.17） 表3.4.17 DCLK控制寄存器I/O端口应用举例63int main(void) ARMTargetInit(); / do target (uHAL based ARM system) initialisation / rGPCCON=0 x5400; / GPC57 OUT Uart_Printf(0,Test Led 13 !); Uart_Printf(0,n); while(1) Led_off(); Led1_on(); hudelay(5000); Led_off(); Led2_on(); hude

56、lay(5000); Led_off(); Led3_on(); hudelay(5000); Led_off(); Led2_on(); hudelay(5000); I/O端口应用举例64void Led_on()rGPCDAT&=0 xe0;/ Led on and pouse low Uart_Printf(0,Led light on.); Uart_Printf(0,n);void Led_off()rGPCDAT|=0 xe0;/ Led off and pouse high Uart_Printf(0,Led light off.); Uart_Printf(0,n);I/O端

57、口应用举例65使用I/O口步骤：1. 设置寄存器GPnCON 功能2. 设置寄存器GPnDAT 数据3.设置寄存器GPnUP上拉665.3 中断概述中断是指计算机在执行某一程序的过程中, 由于计算机系统内、 外的某种原因, 而必须中止原程序的执行, 转去执行相应的处理程序, 待处理结束之后, 再回来继续执行被中止的原程序的过程。采用了中断技术后的计算机, 可以解决CPU与外设之间速度匹配的问题, 使计算机可以及时处理系统中许多随机的参数和信息, 同时, 它也提高了计算机处理故障与应变的能力。 “中断”与“查询”相比： 执行效率 实时性 定义：当CPU在执行程序的过程中，外部事件向 CPU 发出

58、信号，请求 CPU 迅速去处理，于是， CPU暂时中止执行当前程序，转去处理相应的事件，待处理完毕后，再继续执行原来被中止的程序，这样的过程称为 “中断”。 中断系统主要用需要及时处理的高速随机事件或信号,对于那些看来非常重要的信号(诸如急停开关、限位开关、键盘等)，其响应速度要求并不高，切不可滥用中断。 中断执行过程：67主程序中断服务程序中断请求中断返回5.3 中断概述 a. 中断可以解决快速的 CPU 与慢速的外设之间的矛盾，使 CPU 和外设同时工作。CPU在启动外设工作后继续执行主程序，同时外设也在工作。每当外设做完一件事就发出中断申请，请求 CPU 中断它正在执行的程序，转去执行中

59、断服务程序（一般情况是处理输入/输出数据），中断处理完之后，CPU 恢复执行主程序，外设也继续工作。这样，CPU 可启动多个外设同时工作，大大地提高了 CPU 的效率。 b. 在实时控制中，现场的各种参数、信息均随时间和现场而变化。这些外界变量可根据要求随时向 CPU 发出中断申请，请求 CPU 及时处理中断请求。如中断条件满足，CPU 马上就会响应，进行相应的处理，从而实现实时处理。 c. 针对难以预料的情况或故障，如掉电、存储出错、运算溢出等，可通过中断系统由故障源向 CPU 发出中断请求，再由 CPU 转到相应的故障处理程序进行处理。 68中断的优点5.3 中断概述5.3 中断概述 中断

60、源：是指在计算机系统中可以向CPU发出中断请求的来源。 通常有I/O设备、实时控制系统中的随机参数和信息故障源等。 695.3 S3C2410A的中断控制ARM系统中，支持复位、未定义指令、软中断、预取中止、数据中止、IRQ和FIQ 7种异常，每种异常对应于不同的处理器模式，有对应的异常向量（固定的存储器地址）。在ARM系统中的中断步骤：（1）保存现场。保存当前的PC值到R14，保存当前的程序运行状态到SPSR。（2）模式切换。根据发生的中断类型，进入IRQ模式或FIQ模式。（3）获取中断服务子程序地址。PC指针跳到异常向量表所保存的IRQ或FIQ地址处，IRQ或FIQ的异常向量地址处一般保存