双阈值电压与电源门控设计优化流程方案

1、双阈值电压与电源门控设计优化流程方案使用双阈值电压门限（ HYPERLINK /word/70497.aspx o VTH VTH）的设计优化方法与流程可以在高度自动化的情况下达到功率和时序两方面的优异结果。这种双 VTH 方法对 VDSM（极深亚微米）芯片非常重要，此时降低的 VTH 不光会改进性能，而且还会增加静态泄漏功率。事实上，泄漏功率会随技术的升级呈指数增长，在 65 nm 时达到芯片功耗的 50%。泄漏功率的这种惊人增长对大多数设计来说是不可接受的，无论它们是否采用电池供电。因此，大多数设计会借助于设计优化流程，因为它可以在性能和泄漏功率之间取得折衷。根据不同的设计要求，有三种常见

2、的流程可以用于性能与泄漏功率的优化。这些流程的目标是尽量减小泄漏、获得最佳性能、优化芯片面积和上电模式下的工具运行时间。由于在等待模式下仍会消耗泄漏功率，因此这些流程亦包括待机泄漏功率最小化的内容。管理泄漏功率的三个流程双 VTH 方法依赖于两个 HYPERLINK /word/70496.aspx o 单元 单元库的应用，一个是低 VTH 单元，它有较小的传播延迟和较高的泄漏功率，另一个则是较高 VTH 的单元，它有较大的延迟和较小的泄漏。在关键时序路径中用低 VTH 单元，而在非关键路径中用高 VTH 单元，这种设计优化可以使速度最大化，泄漏功率最小化。这种优化的效果很大程度上取决于对真正

3、关键时序路径的判定，以及对影响路径的两个库时序的精确计算。要实现所需的时序精度，对路径延迟的计算要根据单元的布放和网络走线信息将互连延迟考虑进去。所以，在下列三个流程中，强烈建议对二次通过混合型 VTH 设计优化做物理综合：最小切割（min-cut）流程在三个流程中可实现最低的泄漏功率，但却有较高的单元数目、动态功率，以及较低的性能。最大切割（max-cut）流程可得到最高的性能和最低的单元数量及动态功率，但在三个流程中泄漏功率最高。最大切割 II 流程是前两个方案的妥协，在泄漏功率和芯片面积之间作了一个良好的折衷。该流程亦减少了工具运行时间和容量问题。第一个流程采用了一种迭代的最小切割算法，

4、即一个组合电路中的所有单元都初始分配一个高的阈值电压。由于高 VTH 晶体管的性能下降，这种设计通常会违反延迟约束。但初始设计会有最低的泄漏功率。下面算法会判断出一个最小的边界子集，将阈值降低以提高性能，并且满足延迟约束要求。基于最小权重切割的最小切割图形算法可判断出这些边界。这种切割相当于关键时序路径改变为低VTH而获得最少的功率增长。图1显示了一个采用最小切割算法的双 VTH分配实例。最小切切割方法法实现了了一种以以泄漏为为中心的的设计优优化方法法和流程程，生成成的设计计具有最最低的泄泄漏功耗耗。图 2 的的右侧描描述了流流程。经经过采用用高 VVTH库库的第一一次优化化后，设设计通常常会

5、有违违反时序序的问题题。同时时用低 VTHH和高 VTHH单元库库作进一一步优化化可以判判断出所所有关键键的时序序路径，并并用低 VTHH单元替替换这些些路径中中的单元元。综合合工具亦亦可以完完成局部部设计优优化，解解决替换换低VTTH单元元后仍然然存在的的违反时时序问题题。与迭代代最小切切割算法法不同，迭迭代最大大切割算算法是最最初将所所有低VVTH单单元初步步分配给给一个组组合电路路。由于于低VTTH单元元速度快快，这种种实现以以正的余余量满足足已定义义的延迟迟约束，但但付出的的代价是是较高的的泄漏功功耗。接接着算法法会判断断出一个个最大的的边界子子集，此此时改变变到高 VTHH 可以以降

6、低泄泄漏功率率，而不不会违反反延迟约约束。最最大切割割图算法法可以识识别出基基于最大大权重切切割的这这些边界界，改变变到高 VTHH 的结结果是降降低最大大泄漏功功率。这这种算法法的实现现描述在在图 11 的左左半边，它它与前一一个流程程基本相相同，只只是低 VTHH库和高高 VTTH 库库的使用用顺序正正好相反反。第三种种方法是是迭代最最大切割割算法的的一个变变种（所所以叫最最大切割割 III），它它在运行行时和容容量上都都有改进进。最大大切割 II 算法开开始时将将所有高高 VTTH单元元分配给给设计，然然后判断断出会违违反时序序约束的的关键子子电路。关关键子电电路中的的所有单单元都改改换

7、为低低 VTTH，以以满足时时序约束束的要求求。接着着，用常常规的最最大切割割算法判判别出可可以容忍忍变回高高 VTTH 而而不会出出现延迟迟违规的的那些边边界。这这样，最最大切割割 III 基本本上只将将最大切切割算法法用于关关键的子子电路，从从而极大大地降低低了待优优化电路路的规模模。由于规规模的降降低，最最大切割割 III 算法法流程的的实现与与普通最最大切割割方法相相比，可可以减小小芯片面面积，并并优化运运行时间间（图 3）。最最大切割割 III 流程程的设计计优化是是用高 VTHH 库获获得最低低的泄漏漏功耗。但但是，通通过降低低时钟频频率，可可以得到到有松弛弛时序约约束的优优化结果

8、果，避免免处理那那些只含含高 VVTH 单元、不不能满足足时序要要求的关关键路径径。经过过这个初初始优化化后，就就可以将将时钟频频率调高高至实际际的目标标值，还还原实际际的时序序约束，然然后用低低 VTTH 库库和高 VTHH 库作作进一步步的设计计优化。电源门门控在待机机模式下下，无论论用何种种优化方方法，实实现了怎怎样的优优化数量量，设计计仍会继继续消耗耗泄漏功功率。降降低待机机模式下下泄漏功功耗的一一个方法法是切断断逻辑区区段的电电源。由由于可以以关掉某某些逻辑辑的供电电，而让让其它逻逻辑保持持工作状状态，因因此必须须将一个个设计划划分为两两个以上上的供电电岛。于于是，我我们可以以用电源

9、源门控方方法，断断开某些些岛的供供电。虽然然这种电电源门控控方法可可以实现现极低的的泄漏功功率，但但需要的的方法很很复杂。在在一个设设计流程程中，需需要完成成下列特特殊作业业：增增加睡眠眠晶体管管，用于于关断对对空闲电电路的供供电；分配电电源门控控 HYPERLINK /word/70499.aspx o 信号 信号 ；供电电岛唤醒醒时钟树树的综合合；在在断电期期间保存存一个子子设计状状态；隔离供供电岛接接口的信信号；多供电电岛物理理设计的的优化。在 HYPERLINK /word/70498.aspx o 电源 电源门控控 HYPERLINK /word/70495.aspx o 设计 设计

10、中，睡睡眠晶体体管的实实现可以以基于门门、簇或或电源域域。在基基于门控控的实现现中，可可将睡眠眠晶体管管插入到到一个逻逻辑门中中，控制制对该门门的供电电。这种种方法的的好处是是可以根根据门的的开关电电流和电电源噪声声余量，每每个门都都有最理理想尺寸寸的睡眠眠晶体管管。另外外，门中中的虚拟拟电源网网络很短短，而且且是隐蔽蔽的，可可以用标标准 HYPERLINK /word/70496.aspx o 单元 单元元综合和和物理设设计工具具实现这这些门。在在另一方方面，每每个门都都有一个个睡眠晶晶体管，由由此增加加的面积积要多于于簇和电电源域的的实现方方法。并并且，要要将全局局性的睡睡眠控制制 HYP

11、ERLINK /word/70499.aspx o 信号 信号分配到到每个门门，这对对物理设设计也是是一个挑挑战。在基基于簇的的睡眠晶晶体管实实现方法法中，将将一个设设计中的的多个门门组成簇簇。选择择一个最最小的簇簇数量和和最低的的同步开开关电流流。一个个簇中的的各个门门属于同同一个电电源域，布布局上互互相靠近近。每个个簇都通通过一个个睡眠晶晶体管连连接到一一个虚拟拟的电源源网上。基基于簇的的实现通通常比基基于门的的实现占占用更少少的面积积，但难难点是获获得每个个簇真实实电流的的估测值值，从而而实现精精确的睡睡眠晶体体管尺寸寸。此外外，这些些分别供供电簇的的 IRR 降也也各不相相同，从从而产

12、生生性能差差异。在基基于电源源域的睡睡眠晶体体管实现现中，一一个电源源域中的的门互相相连接成成一个虚虚拟电源源网络，该该虚拟电电源网络络通过一一定数量量的睡眠眠晶体管管连接到到一个实实际的电电源网络络上。可可以用普普通的电电源规划划、分析析和优化化方法，像像实际电电源网络络一样对对虚拟电电源网络络进行优优化。这这种睡眠眠晶体管管的实现现其面积积通常比比基于门门实现和和簇实现现的都要要小，因因为一个个电源域域中的所所有门都都通过分分布的睡睡眠晶体体管网络络接收功功率，网网络中所所有的晶晶体管都都共享和和均衡电电流的流流出。由由于虚拟拟接地网网络会降降低设计计的噪声声余量，造造成功能能性故障障，因

13、此此必须仔仔细分析析一个电电源门控控设计的的功率需需求，以以保证功功率完整整性。无论论采用何何种睡眠眠晶体管管方案，都都要小心心布放连连接晶体体管的电电源门控控信号，使使得一个个供电岛岛的断电电不会阻阻挡控制制信号通通向其它它供电岛岛。一种种特殊的的缓冲树树生成法法可以对对建立和和布放做做出限制制，以保保证那些些一直通通电的电电源与接接地网络络得到隔隔离。同同样，要要对时钟钟树的综综合做出出限制，确确保不会会出现时时钟分支支通过一一个供电电岛的情情况，否否则该岛岛断电时时，下游游的逻辑辑电路就就无法获获得时钟钟信号。状态保保持与恢恢复电路被被唤醒后后需要一一种恢复复运行的的方法，它它先记下下一

14、个供供电岛的的逻辑状状态后才才使之空空闲，并并在唤醒醒时恢复复状态。有有三种类类型的状状态保持持与恢复复方法可可供选用用。第一种种方法是是依靠应应用软件件将特殊殊寄存器器和内存存值写到到磁盘中中储存，然然后才切切断电源源的供电电。在唤唤醒时，软软件将保保存的状状态写回回到设计计中。虽虽然这种种方法无无需专用用的硬件件设计，但但保持和和恢复过过程通常常要花很很长时间间，在实实际应用用中没有有实用性性。另外外，磁盘盘的读写写也要消消耗大量量功率，这这可能足足以抵偿偿短期待待机时节节省的泄泄漏功率率。第二种种状态保保持与恢恢复的方方法是用用一个设设计的扫扫描链，在在断电前前将寄存存器状态态转到永永续

15、供电电的内存存中，而而在唤醒醒时再移移回来。虽虽然这种种方法比比前一种种方法快快得多，但但对很多多前沿应应用来说说仍觉太太慢，同同时内存存访问也也会消耗耗很多能能量。在第第三种方方法中，采采用能够够有效地地存储和和恢复状状态的保保持寄存存器和锁锁存器。在在各种保保持电路路中，采采用了低低功耗设设计中常常用的气气球型电电路。这这种电路路实现时时，在正正常寄存存器或锁锁存器外外增加一一个影子子锁存器器，用于于保持断断电时的的寄存器器状态。影影子锁存存器由低低泄漏的的高 HYPERLINK /word/70497.aspx o VTH VVTH 晶体管管组成，像像一个系系住的气气球一样样通过单单个点

16、连连接到普普通寄存存器或锁锁存器。气球型的保持电路有两个保持控制信号，B1 和 B2。这两个全局信号需要以相同方式分配到电源门控信号上，这样保证信号路径中的一个供电岛中断电源时，保持电路仍有有效的信号。岛的隔隔离当一个个供电岛岛断电时时，其输输出信号号处于漂漂浮状态态。这些些漂浮的的信号可可以影响响到设计计中其它它工作部部分。如如果是交交换信号号，则可可能会出出现故障障。无论论如何，漂漂浮的信信号都可可能在一一个接收收逻辑门门引起很很大的短短路电流流，造成成功率消消耗甚至至器件损损坏。为防防止这些些问题，需需要在断断电岛和和有电岛岛之间的的接口处处增加隔隔离逻辑辑。实现现隔离逻逻辑的方方法有两

17、两种：可可以在断断电岛上上控制输输出信号号，或在在有电岛岛上控制制输入信信号。与输输入信号号隔离方方法相比比，隔离离输出信信号通常常需要较较少的隔隔离单元元，因为为输出经经常要驱驱动其它它供电岛岛的多个个输入。另另外，永永不停电电的供电电岛输出出端无需需隔离单单元，输输出隔离离控制信信号的分分配也比比较简单单。另一方方面，输输出信号号隔离单单元在待待机模式式下通常常会消耗耗更多功功率，因因为它们们必须驱驱动一个个大的信信号网络络，而输输入隔离离单元则则只需要要短的局局部网络络。此外外，输入入信号隔隔离逻辑辑可以用用标准单单元实现现，但输输出信号号隔离则则必须使使用定制制单元。方法的选择还与设计

18、的电源管理结构有关。对于有一个或两个门控供电岛的设计来说，输入信号隔离法一般是最佳选择。对于具有复杂电源管理结构的设计来说，输出信号隔离法通常是更好的选择。有多种门与晶体管组合可以实现电源门控信号下所需的上拉或下拉状态。在布局和物理综合期间，确保输入隔离单元要位于供电岛以内，并靠近供电岛的边界。检查物理综合的结果，确保工具不会在隔离单元和供电岛输入之间插入缓冲。任何此类缓冲都会破坏隔离单元的作用。供电岛岛的设计计优化睡眠眠晶体管管、状态态保持单单元以及及接口信信号隔离离等问题题使设计计优化变变得非常常复杂。下下列指南南有助于于得到好好的结果果：在在布局和和物理综综合时使使用严格格的专用用区域约约束，确确保供电电岛中的的单元位位于岛内内。这种种布局亦亦需要与与供电岛岛相关的的逻辑层层次设计计规范化化。将将重构逻逻辑时建建立的新新单元或或供电岛岛的局部部缓冲分分配给供供电岛，并并施加约约束，确确保它们们位