练习VHDL课程简介

1、练习VHDL课程简介练习VHDL课程简介電路描述語言範例：兩開關控制一個燈國立宜蘭大學電機工程系開關SWa ， SWb先並聯連接後再串接到燈泡與電源。1.依接線方式描述電路：练习VHDL课程简介國立宜蘭大學電機工程系SWa 或 SWb 開關按下(ON)後，燈泡會亮。2.依電路功能描述：练习VHDL课程简介國立宜蘭大學電機工程系SWa 或 SWb 開關按下(ON)後，燈泡會亮。3.依電路功能真值表描述：练习VHDL课程简介國立宜蘭大學電機工程系Out = SWa or SWb4.依邏輯電路真值表描述：Out = SWa and SWb练习VHDL课程简介國立宜蘭大學電機工程系Out = SWa

2、or SWb5.用or 邏輯電路完成：兩開關控制一個燈邏輯閘IC電路輸入介面電路輸出介面電路练习VHDL课程简介國立宜蘭大學電機工程系6.用and 邏輯電路完成：兩開關控制一個燈Out = SWa and SWb邏輯閘IC電路輸入介面電路輸出介面電路练习VHDL课程简介國立宜蘭大學電機工程系7. VHDL硬體描述語言VHDL就是VHSIC(Very High Speed Integrated Circuit) Hardware Description Language的縮寫,即非常高速積體電路的硬體描述語言.VHDL由美國國防部發展出來 是硬體電路的描述語言, 不是程式設計的程式語言.练习VH

3、DL课程简介8. VHDL的發展史 1980年代初：VHSIC（Very High Speed Integrated Circuit）的計 劃以邏輯閘的方式描述電路。 1982年：VHSIC硬體描述語言簡稱VHDL。 1987年： VHDL成為IEEE標準(IEEE 1076) 。 1988年：美國國防部規定所有官方的ASIC設計均要以VHDL為其 硬體描述語言，自此之後VHDL也漸漸成為業界間流通 的一種標準。 1994 ： IEEE發表新版 VHDL Standard 1164 1996 ：結合電路合成的程式標準規格，發表現在：VHDL已經成為晶片IC 設計的共通語言；未來：透過VHDL

4、，晶片IC 設計的矽智產（Silicon IP）。國立宜蘭大學電機工程系练习VHDL课程简介國立宜蘭大學電機工程系9. 早期IC電路設計常用工具 - 麵包板輸入- 輸出緩衝電晶體邏輯元件IC配線练习VHDL课程简介國立宜蘭大學電機工程系場可規劃邏輯閘陣列FPGA 在一個超大型IC內配置了 a. 可程式化邏輯元件CLB b. 可程式化的垂直通道及水平通道 c. 可程式化的輸入- 輸出緩衝器IOB輸入- 輸出緩衝器可程式化邏輯元件CLB可程式化的佈線通道10.目前IC電路設計常用的元件 - FPGA练习VHDL课程简介國立宜蘭大學電機工程系11. 數位電路之發展：(約可分為四個階段)一、小型積體電

5、路SSI(Small Scale Integrated Circuit) 基本邏輯閘，如NOT、AND、OR、NOR、之小型積體電 路 SSI 。练习VHDL课程简介國立宜蘭大學電機工程系SSI缺點：電路之連接線路非常複雜，使得多數人為之 却步。练习VHDL课程简介國立宜蘭大學電機工程系二、中型積體電路MSI(Medium Scale Integrated Circuit)第二階段以基本邏輯閘配合卡諾圖(Karnaugh-Map)的化簡，設計出解碼器 Decoder 、解多工器。( De-mulplexer )、移位暫存器( Shift Register )、以及計數器(counter)等中型

6、積體電路，而且簡稱為MSI。练习VHDL课程简介國立宜蘭大學電機工程系MSI：由SSI數位電路設計中可發現，所有之組合邏輯電路，皆可由一 解碼器 加上一OR之邏輯閘得到，而解碼器為一MSI。练习VHDL课程简介國立宜蘭大學電機工程系三、大型積體電路LSI(Large Scale Integrated Circuit)第三階段，再由這些MSI慢慢擴大成為大型超大型積體電路，LSI及VLSI等。隨著市場需求快速變遷，前面所提的三個階段已無法滿足市場需求，於是乎有第四階段PLD之發展。练习VHDL课程简介國立宜蘭大學電機工程系 LSI：經由MSI的發現，我們可以很輕易的獲得所 要之數位電路。將之推展

7、擴大，於是成為現 今之LSI甚至是VLSI，更發展成為PLD元件， 從PROM、PLA、PAL、GAL、PEEL到 FPGA等元件，其動作速度、燒錄方式、次數 皆有進步，不管材質如何改變，其所使用原理 大致上皆相同。40-pin 16 bit Microprocessor 练习VHDL课程简介國立宜蘭大學電機工程系四、可程式邏輯裝置PLD(Programmable Logic Device)隨著需求的快速變遷，除了晶片功能的複雜化及多元化之外產品的研發週期必須大幅的縮短以保持其競爭力。因此早期(前面三個階段)數位電路的設計方式已經無法市場的需求，目前數位控制電路上所要求的功能，大都透過可程式化

8、邏輯裝PLD (Programmable Logic Device) 、可程式化邏輯陣列FPGA(Filed Programmavle Gate Array) 、微控器(Micro Controller) 、微處理器 (Micro Processor)以及特殊應用晶片ASIC(Application Specific Integrated Circuit) 等晶片來規劃完成。练习VHDL课程简介國立宜蘭大學電機工程系PLD：(PROM、PLA、PAL、FPGA)PROM：可程式化唯讀記憶體PROM為最早出現的PLD 元件， 其原理便是利用前用所敘述之結論，它是利用每個ROM 內部的解碼器電 路

9、，是由NOT及AND構成解碼電路，且在後面加入一可規劃OR電路。可規劃OR 不可規劃AND 练习VHDL课程简介國立宜蘭大學電機工程系PLA： (Programmable Logic Array) 可程式化邏輯陣列的內部結構 與PROM相似，而它們的最大 不同為PLA的AND 項及 OR 項 皆可以規劃。但其成本會比 PROM 還要高。可規劃AND 可規劃OR 练习VHDL课程简介國立宜蘭大學電機工程系PAL： (Programmable Array Logic)可程式化陣列邏輯的AND 項可以規劃，但O R 項固定不能規劃。為PLD中製造成本最低，使用最廣泛的一種。不可規劃OR 可規劃AND

10、 练习VHDL课程简介國立宜蘭大學電機工程系PEEL： (Programmable Electrically Erasable Array Logic)電子方式可程式化可清除邏輯陣列的內部結構與PAL相似，其每一OR輸出端皆有一個巨集結構讓我們可用軟體規劃方式選擇輸出方式為何。巨集結構练习VHDL课程简介國立宜蘭大學電機工程系 FPGA ：(Field Programmable Gate Array) 場可規劃邏輯閘陣列FPGA 就是在一個超大型IC內配置了相當數是的可程式化邏輯元件，這些元件我們 簡稱為CLB (Configurable Logic Block) ，IC 內這些CLB是經由可

11、程式化的垂直通道及水平通道的連線所包圍。而CLB為陣列方式排列，並在其四周製造了無數的輸入- 輸出緩衝器IOB，以便和外部控制電路連接。 輸入- 輸出緩衝器可程式化邏輯元件CLB可程式化的佈線通道练习VHDL课程简介國立宜蘭大學電機工程系 12. FPGA發展的兩間主要公司XilinxAltera练习VHDL课程简介國立宜蘭大學電機工程系13. Xilinx 公司主要產品练习VHDL课程简介國立宜蘭大學電機工程系14. Xilinx 公司 矽元件產品练习VHDL课程简介國立宜蘭大學電機工程系15. Xilinx 公司 Spartan 產品练习VHDL课程简介國立宜蘭大學電機工程系16. Spa

12、rtan3 發展版實體照片 AC110V练习VHDL课程简介國立宜蘭大學電機工程系17. Xilinx 公司 設計工具產品练习VHDL课程简介國立宜蘭大學電機工程系18.Xilinx 公司 設計工具 ISE WebPACK ISE WebPACK 版本ISE 2.1i ISE 7.1i, ISE 8.1i, 8.2i, 练习VHDL课程简介VHDL. -課程教學大綱簡介教科書目：1.最新VHDL晶片設計使用ISE、Modelsim發展系統， 林灶生等編著，全華圖書。 考試及成績計算方式：期中考20%，期末考20%， 平時成績60% （平時作業練習、出席狀況）。 使學生熟悉VHDL硬體描述語言，並經由簡單邏輯電路之設計驗證，培養初階IC電路設計的能力，作為將來專題製作的基礎。教學目的：國立宜蘭大學電機工程系參考書目：VHDL與數位邏輯設計，唐佩忠編著，高立圖書。Circuit D