边界扫描测试技术

1、边界扫描测试技术课件1第1页，共20页，2022年，5月20日，18点20分，星期三边界扫描技术是一种应用于数字集成电路器件的测试性结构设计方法。所谓“边界”是指测试电路被设置在IC器件逻辑功能电路的四周，位于靠近器件输入、输出引脚的边界处。所谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上是一组串行移位寄存器，这种串行移位寄存器被叫做“扫描路径”，沿着这条路径可输入由“0” 和“1”组成的各种编码，对电路进行“扫描”式检测，从输出结果判断其是否正确。8.2 边界扫描技术的含义2第2页，共20页，2022年，5月20日，18点20分，星期三在正常工作状态：输入和输出数据可以自由通过每个B

2、SC，正常工作数据从NDI进，从NDO出。在测试状态，可以选择数据流动的通道：对于输入的IC管脚，可以选择从NDI或从TDI输入数据；对于输出的IC管脚，可以选择从BSC输出数据至NDO，也可以选择从BSC输出数据至TDO。8.3 BST方法边界扫描测试是通过在芯片的每个I/O引脚附加一个边界扫描单元(BSCBoundray Scan Cell)以及一些附加的测试控制逻辑实现的。BSC主要是由一些寄存器组成的。每个BSC有两个数据通道：测试数据通道和正常数据通道。边界扫描单元BSC的连接图核心逻辑3第3页，共20页，2022年，5月20日，18点20分，星期三边界扫描单元能够迫使逻辑追踪引脚信

3、号，也能从引脚或器件核心逻辑信号中捕获数据。强行加入的测试数据串行地移入边界扫描单元，捕获的数据串行移出。边界扫描单元BSC的连接图核心逻辑4第4页，共20页，2022年，5月20日，18点20分，星期三为了测试两个JTAG设备的连接，首先将JTAG设备1的某个输出测试脚的BSC置为高或低电平，输出至NDO，然后让JTAG设备2的输入测试脚来捕获从管脚输入的NDI值，再通过测试数据通道将捕获到的数据输出至TDO，对比测试结果即可快速准确地判断这两脚是否连接可靠。边界扫描测试应用示意图5第5页，共20页，2022年，5月20日，18点20分，星期三BST的核心思想是在芯片管脚和芯片内部逻辑之间，

4、即紧挨元件的每个输入、输出引脚处增加移位寄存器组，在测试模式下，寄存器单元在相应的指令作用下，控制输出引脚的状态，读入输入引脚的状态，从而允许用户对PCB上的互连进行测试。 8.4 BST电路结构 指令寄存器(包括译码器)数据寄存器测试访问端口(TAP)控制器 TAPTest Access Port6第6页，共20页，2022年，5月20日，18点20分，星期三引脚名 称功 能TDI测试数据输入指令和测试编程数据的串行输入引脚。数据在TCK的上升沿移入。TDO测试数据输出指令和测试编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有正在移出，该引脚处于三态。TMS测试模式选择该输入引

5、脚是一个控制信号，它决定TAP控制器的转换。TMS必须在TCK的上升沿之前建立，在用户状态下TMS应是高电平。TCK测试时钟输入时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。TRST测试复位输入低电平有效，用于初始化或复位BST电路。BST电路一般采用4线测试接口，若测试信号中有复位信号，则采用5线测试接口。这5个信号的引脚名称及含义如下表。7第7页，共20页，2022年，5月20日，18点20分，星期三（1）指令寄存器8.4.1 BST寄存器单元（2）旁路寄存器（3）边界扫描寄存器 用来决定是否进行扫描测试和访问数据寄存器操作。旁路寄存器只有1位，它提供了一条从TDI到T

6、DO之间的最短通道。当选择了旁路寄存器，实际上没有执行边界扫描测试，它的作用是为了缩短扫描路径，将不需要测试的数据寄存器旁路掉，以减少不必要的扫描时间。边界扫描寄存器由大量置于集成电路输入输出引脚附近的边界扫描单元组成。边界扫描单元首尾相连构成一个串行移位寄存器链，它使用TDI引脚作为输入，TDO引脚作为输出。在测试时钟TCK的作用下，从TDI加入的数据可以在边界扫描寄存器中进行移动扫描。 设计人员可用边界扫描寄存器来测试外部引脚的连接，或是在器件运行时捕获内部数据。8第8页，共20页，2022年，5月20日，18点20分，星期三8.4.2 TAP控制器 TAP控制器是边界扫描测试的核心，它是

7、一个具有16个状态的状态机。在TCK的上升沿，TAP控制器利用TMS引脚控制器件中的边界扫描操作，可以选择使用指令寄存器扫描或数据寄存器扫描，以及控制边界扫描测试进行状态转换。TAP控制器的状态图如下。9第9页，共20页，2022年，5月20日，18点20分，星期三数据寄存器分支指令寄存器分支六个稳定状态测试逻辑复位测试运行/等待数据寄存器移位数据寄存器移位暂停指令寄存器移位指令寄存器移位暂停10第10页，共20页，2022年，5月20日，18点20分，星期三若要进行边界扫描测试，可以在TMS与TCK的配合控制下退出复位，进入边界扫描测试所需的各个状态。在TMS和TCK的控制下，TAP控制器跳

8、出测试逻辑复位状态，从选择数据寄存器扫描(Select-DR-Scan)或选择指令寄存器扫描(Select-IR-Scan)进入扫描测试的各个状态。数据寄存器扫描和指令寄存器扫描两个模块的功能类似。在上电或IC正常运行时，必须使TMS最少持续5个TCK周期保持为高电平，或者TRST引脚保持低电平，TAP才能进入测试逻辑复位状态。这时，TAP发出复位信号使所有的测试逻辑不影响元件的正常运行。（1）进入复位状态（2）进入边界扫描测试状态11第11页，共20页，2022年，5月20日，18点20分，星期三进入每个模块的第一步是捕捉数据，对于数据寄存器，在捕捉状态把数据并行加载到相应的串行数据通道中；

9、对指令寄存器则是把指令信息捕捉到指令寄存器中。TAP控制器从捕捉状态既可进入移位状态，也可进入跳出1状态。通常，捕捉状态后紧跟移位状态，数据在寄存器中移位。在移位状态之后，TAP控制器通过跳出1状态可进入更新状态，也可进入暂停状态。12第12页，共20页，2022年，5月20日，18点20分，星期三 从暂停状态出来，通过跳出2状态可以再次进入移位状态，或者经过更新状态回到运行测试/等待状态。 在暂停状态，数据移位暂时终止，可以对数据寄存器或指令寄存器重新加载测试向量。 在更新状态，移入扫描通道的数据被输出。13第13页，共20页，2022年，5月20日，18点20分，星期三8.5 BST操作控

10、制 指令模式:抽样/预加载(SAMPLE/PRELOAD)外测试(EXTEST)旁 路（BYPASS) 用户码(UESCODE)ID 码 (IDCODE)模 式指 令(FLEX10K)说 明抽样/预加载0001010101器件正常工作时允许“快拍”待捕获和待考察的引脚信号。外测试0000000000在输出引脚外加测试样本，在输入引脚捕获测试结果，以测试外电路和板级互连。旁 路1111111111在TDI和TDO之间放一旁路寄存器，允许BST数据在器件正常工作时同步通过所选器件，传输到相邻的器件。用户码0000000111选择UESCODE寄存器放置在TDI和TDO之间，允许UESCODE串行移

11、到TDO。ID 码0000000110选择UESCODE寄存器放置在TDI和TDO之间，允许UESCODE串行移到TDO。14第14页，共20页，2022年，5月20日，18点20分，星期三8.5 BST操作控制 为了启动BST操作，必须选择指令模式。方法是使TAP控制器向前移位到指令寄存器移位(SHIFT_IR)状态，然后由时钟控制TDI引脚上相应的指令码。从RESET状态开始，TMS(测试模式选择引脚)受时钟作用，使TAP控制器运行前进到SHIFT-IR状态。具有代码01100在SHIFT-IR状态期间，指令码在TCK的上升沿时刻通过TDI引脚上的移位数据送入。同时，只要SHIFT-IR状

12、态有效，TDO引脚就会不断地向外移出指令寄存器的内容；而只要TMS维持在低电平，TAP控制器就保持在SHIFT-IR状态。当指令码正确地进入之后，TAP控制器继续向前运行，以抽样/预加载、外测试、旁路三种模式之一进行测试数据的串行移位。15第15页，共20页，2022年，5月20日，18点20分，星期三 指令模式 选择过程16第16页，共20页，2022年，5月20日，18点20分，星期三（1）抽样/预加载指令模式 抽样/预加载指令模式允许在不中断器件正常工作的情况下获得器件的“快拍”数据。该模式有以下三个阶段： 捕获阶段：数据被装入捕获寄存器移位寄存器波形 移位阶段：时钟控制数据通过环绕器件

13、周边的捕获寄存器， 而后从TDO引脚输出。新的测试数据同时被移入 到捕获寄存器。 更新阶段：在时钟的控制下，数据从捕获寄存器传送到更新 寄存器，存储在更新寄存器中的数据可供外测试 指令模式使用。17第17页，共20页，2022年，5月20日，18点20分，星期三（1）抽样/预加载指令模式移位寄存器波形抽样/预加载指令码通过TDI引脚移入，TAP控制器向前移到CAPTURE-DR状态，然后进入SHIFT-DR状态，如果TMS维持在低电平，则TAP控制器始终保持在该状态。从TDO引脚移出的数据由在捕获阶段之后存于捕获寄存器的数据组成。移入TDI引脚的新测试数据在时钟的控制下通过整个边界扫描寄存器之

14、后，出现在TDO引脚上。如果在两个相邻的TCK周期，TMS引脚保持高电平，TAP控制器优先进入UPDATE-DR状态。18第18页，共20页，2022年，5月20日，18点20分，星期三外测试用来校验器件之间的引脚连接。此时边界扫描寄存器把IC的内部逻辑与被测板上其它元件隔离开来。在EXTEST指令下，给每个IO端赋一个已知逻辑的高或低电平，用于测试电路板上各IC芯片间连线以及板级互连的故障，包括断路故障和短路故障。（2）外测试指令模式19第19页，共20页，2022年，5月20日，18点20分，星期三图中的3块芯片受相同的TCK和TMS控制，各芯片的TDO输出端连接到下一器件的TDI输入端，构成了一条移位寄存器链。