集成电路制造工艺之外延

1、集成电路制造工艺之外延第1页，共63页，2022年，5月20日，1点30分，星期四如图所示，CMOS器件是做在很薄的轻掺杂p型的外延层上。与做在体硅上相比，在外延层上制做的CMOS器件有很好的电介质完整性和很小的漏电流。外延工艺在CMOS集成电路中的应用第2页，共63页，2022年，5月20日，1点30分，星期四气相外延的基本原理外延层中的杂质分布低压外延选择外延SOS技术MBE（分子束外延）外延层厚度和电阻率的测量主要内容第3页，共63页，2022年，5月20日，1点30分，星期四7.1 硅气相外延的基本原理目前生长硅外延层主要有四种源：四氯化硅（SiCl4）：早期的集成电路一般采用SiCl

2、4源，使用SiCl4生长外延层需要很高的温度，不适应现今集成电路工艺的要求，目前主要应用在传统的外延工艺中。三氯硅烷（SiHCl3，TCS）： SiHCl3与SiCl4特性相似，但SiHCl3源可以在较低的温度下进行外延，且生长速率较高，可用于生长厚外延层。二氯硅烷（SiH2Cl2，DCS）：SiH2Cl2广泛应用于在更低温度下生长高质量薄外延层，外延层的缺陷密度低，是选择外延常用的一种硅源。 硅烷（SiH4）：可在低于900度的温度下生长很薄的外延层，而且可得到高淀积率。 硅源第4页，共63页，2022年，5月20日，1点30分，星期四7.1.2 外延薄膜的生长模型 同质外延层是生长在完整晶

3、体的某个晶面上，晶面的构造特征描述为：平台、扭转、台阶，是切割硅片时偏离了晶向产生的，这样的表面称为近晶面。平台Kink单原子层阶梯阶梯原子平台空位Adatom第5页，共63页，2022年，5月20日，1点30分，星期四1 反应剂被生长的表面吸附。2 发生化学反应，生成硅和副产物，副产物立即排出，硅原子始终保持被表面吸附的状态，称为吸附原子。外延生长过程3 二维层状生长过程（晶格匹配体系）如果一个吸附硅原子处于平台上的A位置，有几种可能发生： 如果吸附原子A保持不动，其他硅原子可以被吸附过来，形成硅串或硅岛。大量的硅串在合并时，必定会产生严重的缺陷或形成多晶薄膜。第6页，共63页，2022年，

4、5月20日，1点30分，星期四 如果吸附原子具有比较高的能量，那么这个原子更倾向于沿着表面迁移，如果迁移到一个台阶边缘的位置，如图B位置，由于Si-Si键的相互作用，位置B比位置A更稳定，吸附原子就有很大的可能性保持在此位置。吸附原子最稳定的位置是所谓的扭转位置（kink position），如图中的位置C。当吸附原子到达一个扭转位置时，形成了一半的Si-Si键，进一步的迁移就不太可能发生了。在继续生长过程中，更多的吸附原子必定会迁移到扭转位置，从而加入到生长的薄膜中。第7页，共63页，2022年，5月20日，1点30分，星期四 薄膜生长是依靠晶体表面台阶的横向运动进行的，即为二维层状生长模型

5、。 高质量的外延生长需要非常清洁的硅表面。因为外延是横向生长的，晶体表面的杂质会阻碍生长，进而在薄膜上产生层错或位错缺陷。第8页，共63页，2022年，5月20日，1点30分，星期四在高生长速率的情况下，吸附原子没有足够的时间迁移到扭转点，会形成多晶；随温度升高，硅原子表面迁移率增强，在与其他吸附原子形成硅串之前就已经到达了扭转点，易形成单晶。 在固定淀积温度下，存在一个最大淀积率。超过最大淀积率，会生成多晶薄膜；低于最大淀积率，生成单晶外延层。 高温低生长速率时，易生长单晶；而低温高生长率易生成多晶。 最大淀积率 如果吸附原子的迁移过程受到抑制，就有可能生成多晶薄膜，与淀积速率和温度有关。第

6、9页，共63页，2022年，5月20日，1点30分，星期四 维持单晶生长的最大淀积率随温度升高呈指数上升，如图，可求出激活能为5eV。 5eV的激活能相当于硅的自扩散激活能。由此，我们可以说单晶外延生长与硅自扩散的机制是相同的。第10页，共63页，2022年，5月20日，1点30分，星期四上节课内容小结CVD二氧化硅的特性和沉积方法低温CVD SiO2硅烷与氧气反应制备二氧化硅，LPCVD硅烷和N2O反应，PECVDTEOS为源，PECVD SiO2可以对深宽比为0.8的沟槽实现无空隙填充。2. 中温LPCVD SiO2在中等温度下（680-730范围），以TEOS为源LPCVD淀积的SiO2

7、薄膜有更好的保形性。第11页，共63页，2022年，5月20日，1点30分，星期四3. TEOS与臭氧混合源的二氧化硅淀积加入臭氧(O3)做为反应剂可以得到很高的淀积速率。由TEOS/O3方法淀积的二氧化硅薄膜有非常好的保形性，可以很好地填充深宽比大于6:1的沟槽，以及间距为0.35m金属线之间的间隙，而不形成空隙。 上节课内容小结三层绝缘结构：在TEOS/O3淀积之前，先用PECVD方法淀积一层薄的SiO2层，以保证有相同的沉积速率（淀积速率依赖于薄膜淀积的表面材料）；在TEOS/O3淀积SiO2层；再用PECVD方法淀积一层SiO2作为保护层，避免氧化层中含有的Si-OH键吸收水汽。第12

8、页，共63页，2022年，5月20日，1点30分，星期四上节课内容小结CVD掺杂二氧化硅 1. 磷硅玻璃PSG在高温下可以流动，从而可以形成更为平坦的表面，使随后淀积的薄膜有更好的台阶覆盖。回流平坦化温度1000-1100 。磷最好限制在6-8wt。 2. 硼磷硅玻璃可以获得850 以下的玻璃回流平坦化，比PSG回流平坦化温度低，降低了浅结中的杂质扩散。第13页，共63页，2022年，5月20日，1点30分，星期四上节课内容小结CVD氮化硅的特性及沉积方法 氮化硅薄膜是无定形的绝缘材料，在集成电路中可以作为：钝化层：强掩蔽力（Na、水汽），保形覆盖，针孔较少低温PECVD:选择性氧化的掩蔽膜：

9、氧很难透过Si3N4，SiO2作为缓冲层应力补偿LPCVD氮化硅：第14页，共63页，2022年，5月20日，1点30分，星期四上节课内容小结钨的化学气相沉积在集成电路互连系统中，钨主要用途有两个方面：填充通孔和接触孔：对于特征尺寸小于1m的工艺，由于深宽比太大，PVD铝无法完全填充，而CVD钨能够完全填充。局部互连材料：由于钨的电导率较低，只能用于短程互连线，而铝和铜仍然用于全局互连。 覆盖式化学气相沉积钨与回刻第15页，共63页，2022年，5月20日，1点30分，星期四上节课内容小结CVD 钨的化学反应 （反应自停止）以上两个反应提供钨核层沉积较厚的钨薄膜第16页，共63页，2022年，

10、5月20日，1点30分，星期四上节课内容小结硅化钨的化学气相沉积ploycide（多晶硅/难熔金属硅化物）多层栅结构 采用DCS和WF6反应生成WSix薄膜的台阶覆盖好一些，且碎裂剥落也不太严重，因而用DCS取代了SiH4进行CVD硅化钨。第17页，共63页，2022年，5月20日，1点30分，星期四上节课内容小结TiN的化学气相沉积 在ULSI互连系统中，使用铝合金、铜、钨等金属作为互连线或者填充接触孔和通孔，在这层金属下面要先淀积一层TiN薄膜。其作用是：对于铝合金层，它作为扩散阻挡层防止在金属互连层之间形成接触点；对于钨或铜的覆盖层，它既作为扩散阻挡层又作为附着层，称为衬垫。CVD的Ti

11、N薄膜保形性好，可以形成理想的填充LPCVD：沉积温度高，600度以上，超过了Al能承受的范围，只能用于接触孔的淀积。MOCVD：淀积温度低， 400度以下，在接触孔和通孔中都能使用。第18页，共63页，2022年，5月20日，1点30分，星期四上节课内容小结优点：CVD铝对接触孔有很好的填充性； 较低的电阻率(与钨相比)； 一次完成填充和互连。MOCVD Al：沉积温度低200度Al的有机化合物有毒、易燃、接触水会爆炸，必须密封保存，合理操作。化学性质活泼，必须低温保存，进入反应室前，采取措施以保持稳定性CVD铝抗电迁移能力差：CVD铝铜合金 制备复合层（CVD铝+PVD铝铜）铝的化学气相沉

12、积第19页，共63页，2022年，5月20日，1点30分，星期四上节课内容小结外延：是指在单晶衬底(如硅片)上，按衬底晶向生长单晶薄膜的工艺过程。同质外延：生长的外延层和衬底是同一种材料。异质外延：外延生长的薄膜与衬底材料不同，或者生长化学组分、物理结构与衬底完全不同的外延层，如SOS 技术（在蓝宝石或尖晶石上生长硅）。根据向衬底输送原子的方式，外延生长分为三种类型：气相外延(VPE)、液相外延(LPE)和固相外延(SPE)。在硅工艺中主要采用气相外延技术，能够很好地控制外延层厚度、杂质浓度、晶体完整性。缺点是必须在高温下进行，加重了扩散效应和自掺杂效应，影响对外延层掺杂的控制。 第20页，共

13、63页，2022年，5月20日，1点30分，星期四7.1.3 化学反应过程 生长硅外延层的硅源有很多种，研究发现每种源的反应过程都存在很多中间产物。以SiCl4为例， 总反应：发现反应室有四种物质存在：SiCl4，SiHCl3，SiH2Cl2和HCl。 中间反应：以上反应均为气相反应，产物SiCl2吸附于衬底表面生成固态Si原子。第21页，共63页，2022年，5月20日，1点30分，星期四如图所示， SiCl4浓度随水平距离的增加而减小，其他三种成份浓度随离入气口的水平距离增加而上升 。 相比之下，用SiCl4作为硅源生长外延层的激活能（）最高，SiHCl3（）和SiH2Cl2（）的激活能依

14、次减小。 反应都是先形成SiCl2，最终生成硅。 SiCl2被认为是气相外延中的最主要反应剂。第22页，共63页，2022年，5月20日，1点30分，星期四 所有的反应都是可逆的，在适当的热力学条件下，反应可以逆向进行。硅也会在氯硅烷环境中被腐蚀掉。 右图给出的是SiCl4氢还原法外延过程中生长速率与温度的关系。 腐蚀在高温和低温时发生，而外延生长只有在中间温度才会发生。第23页，共63页，2022年，5月20日，1点30分，星期四7.1.4 生长速率与温度之间的关系 如图是采用不同的硅源时，外延层生长速率与温度的关系。生长速率与硅源有关，相同温度下，生长速率从高到低为：SiH4、SiH2Cl

15、2、 SiHCl3和SiCl4。存在两个生长区域：（Grove模型）高温区(B区) ：生长速率与携带气体中所含反应剂的分压近似成线性关系，对温度变化不敏感，生长速率由气相质量输运控制。随着温度上升，生长速率略有增加，是因为气相中反应剂的扩散能力随温度上升有微弱增加。 第24页，共63页，2022年，5月20日，1点30分，星期四低温区(A区)：生长速率对温度变化非常地敏感。生长速率是由表面化学反应控制，化学反应激活能约为1.5eV，与所使用的硅源无关，说明控制反应速率的机制相同。研究认为限制机制是反应表面对氢的解吸。氢占据硅表面位置，如果不被排除，会阻止新的硅原子加入到生长薄膜中。实际外延温度

16、是选在高温区(B区)：在高温区外延，表面Si原子有足够的能量和迁移能力，运动到扭转的位置，易生成单晶。第25页，共63页，2022年，5月20日，1点30分，星期四7.1.5 生长速率与反应剂浓度的关系 SiCl4氢还原法外延过程中，生长速率主要受两个过程控制： 氢还原SiCl4析出硅原子过程； 硅原子在衬底上生成单晶层的过程。速度中较慢的一个将决定外延生长速率。 当SiCl4浓度较小时， SiCl4被氢还原析出硅原子的速度远小于Si原子在衬底上生成单晶的速度，因此化学反应速度控制着外延层的生长速率。 SiCl4浓度增加时，化学反应速度加快，生长速率提高。第26页，共63页，2022年，5月2

17、0日，1点30分，星期四 当SiCl4浓度大到一定程度时，化学反应释放硅原子速度大于硅原子在衬底表面的排列生长速度，此时生长速率受硅原子在衬底表面排列生长的速度控制。 进一步增大 SiCl4浓度，也就是当y值达到0.1时，生长速率就开始减小。当SiCl4的浓度增长到0.27时，逆向反应发生，硅被腐蚀。当氢气中SiCl4的摩尔分数大于0.28时，只存在腐蚀反应。典型生长速率为1m/min，如图所示。第27页，共63页，2022年，5月20日，1点30分，星期四7.1.6 生长速率与气体流速的关系 SiCl4氢还原法外延温度一般在1200度左右的高温下，到达衬底表面的反应剂会立即发生反应，薄膜生长

18、速率受反应剂以扩散方式穿越边界层的质量输运过程控制。 气体流速越大，外延层生长速率越快。 当气体流量大到一定程度时，外延层生长速率基本不随气体流量增大而加快，这时的生长速率则由化学反应速率所决定。第28页，共63页，2022年，5月20日，1点30分，星期四7.1.7 衬底晶向对生长速率的影响 衬底表面的取向对外延生长速率也有一定的影响。 不同晶面的键密度不同，键合能力就存在差别，因而对生长速率就会产生一定的影响。 硅的(111)晶面的双层原子面之间的共价键密度最小，键合能力差，故外延层生长速率就慢。(110)晶面之间的原子键密度大，键合能力强，外延层生长速率就相对地快。第29页，共63页，2

19、022年，5月20日，1点30分，星期四7.2、外延层中的杂质分布外延工艺不仅要求外延层具有完美的晶体结构，还要求： 精确控制外延层掺杂浓度； 外延层与衬底之间具有突变型的杂质分布。SiCl4氢还原法的外延温度高，导致： 衬底中杂质蒸发，改变了气相中的杂质成份和浓度 衬底中杂质与外延层中杂质互扩散，使界面处杂质分布变缓第30页，共63页，2022年，5月20日，1点30分，星期四原位掺杂：杂质原子是在外延生长过程中掺入到外延层晶格中的，杂质源使外延生长过程变得更为复杂。掺杂剂：B2H6，PH3，AsH3，稀释后与生长外延层的反应剂一同输送到反应室。 右图是几种掺杂剂的掺入效率与生长温度的关系。

20、硅的生长速率保持恒定时，硼的掺入量随生长温度上升而增加，而磷和砷却随温度上升而下降。 实际掺杂效率还与掺杂剂的类型和浓度、外延层的生长速率、衬底的取向等因素有关。7.2.1 掺杂原理第31页，共63页，2022年，5月20日，1点30分，星期四7.2.2 扩散效应扩散效应：衬底中的杂质与外延层中的杂质，在外延生长时互相扩散，引起衬底与外延层界面附近的杂质浓度缓慢变化。 当杂质的扩散速度远小于外延层的生长速度时，外延层中的杂质浓度分布由下式给出：式中“+”和“-”分别对应 n/n+ (p/p+) 和 p/n+ (n/p+)型外延片。第32页，共63页，2022年，5月20日，1点30分，星期四7

21、.2.3 自掺杂效应自掺杂效应：在外延生长过程中，衬底或外延层中的杂质进入边界层中，改变了边界层的掺杂成份和浓度，导致外延层中杂质的实际分布偏离理想情况。 在掺杂衬底上生长掺杂外延层时，因为自掺杂效应，外延层中的杂质浓度分布为：式中Cs为衬底中均匀分布的杂质浓度，Ce0为无限厚处外延层的杂质浓度。“+”和“-”分别对应 n/n+ (p/p+) 和 p/n+ (n/p+)型外延片。第33页，共63页，2022年，5月20日，1点30分，星期四 在重掺杂衬底上生长含有相同导电类型的轻掺杂外延层时，杂质浓度分布右图中(a)所示。 在轻掺杂衬底上，生长不同导电类型的重掺杂外延层，杂质分布情况如图中(b

22、)所示。由图可见，在外延过程中由于自掺杂效应的影响，引起pn结位置的移动。 由图可以看到，杂质浓度的突变型分布是不能实现的。第34页，共63页，2022年，5月20日，1点30分，星期四 同时考虑扩散效应和自掺杂效应，在重掺杂衬底上生长轻掺杂外延层时，衬底与外延层之间过渡区的杂质分布如图。 紧靠近衬底的外延层(A区)，掺杂浓度高，这是因为在外延生长过程中掺杂剂从衬底扩散到外延层中。 与扩散速度相比外延生长速度要大得多，因此很快就抑制了这种影响。B区是自掺杂效应对过渡区的影响。 当外延层生长一定厚度时，自掺杂效应影响也降低，外延层中杂质浓度达到期望值。同时考虑扩散效应和自掺杂效应的杂质浓度分布第

23、35页，共63页，2022年，5月20日，1点30分，星期四(1) 为了减小B的自掺杂，保证外延质量和速度前提下，尽量降低外延生长温度。但对于As杂质无效，As的自掺杂程度随着温度的降低而增强。(2) 对于n型衬底，应该使用蒸气压低并且扩散速率也低的杂质作为埋层杂质。如用Sb替代高蒸气压的As和高扩散速率的P。(3) 对于重掺杂的衬底，需要使用轻掺杂的硅来密封重掺杂衬底的底面和侧面，进而减少杂质的外逸。(4) 为了减小自掺杂，外延系统应当工作在低压条件下，此时气态杂质原子的扩散速率高，由衬底逸出的大部分杂质被主气流带出反应室。对As和P的效果显著，而对B的作用不明显。减小自掺杂效应影响的方法第

24、36页，共63页，2022年，5月20日，1点30分，星期四(5) 可以使用经过离子注入的埋层来降低衬底表面的杂质浓度。(6) 可以在埋层或者衬底上生长未掺杂的薄膜（本征层）来避免衬底中的杂质外逸，之后再进行原位掺杂。(7) 应当避免在高温下采用HCl对衬底进行腐蚀，或者在腐蚀之后使用低温气流除去因腐蚀外逸的杂质。第37页，共63页，2022年，5月20日，1点30分，星期四7.3 低压外延 为了减小自掺杂效应，发展了低压外延工艺。低压外延的压力一般在1103-2104Pa之间。 在低压情况下，杂质的扩散速度加快，由衬底逸出的杂质能快速穿越边界层而被排出反应室，从而降低了自掺杂效应对外延层中杂

25、质浓度和分布的影响，可以得到陡峭的杂质分布。 当压力变低时，边界层厚度增加，似乎会延长杂质穿越边界层的时间，但比较而言，扩散速度加快的影响是主要的，虽然边界层增厚，但杂质穿过边界层进入主气流所需时间同常压外延相比，还是大大缩短了。 第38页，共63页，2022年，5月20日，1点30分，星期四7.4 选择性外延(SEG, Selective Epitaxial Growth)选择外延： 利用硅在绝缘体上很难核化成膜的特性，以SiO2或Si3N4为掩膜，在硅表面特定区域生长外延层的技术。存在问题： 窗口边缘生长速率比中心的生长速率高，其比值取决于窗口的大小，降低生长速率可以在一定程度上控制这个比

26、值。第39页，共63页，2022年，5月20日，1点30分，星期四 Si在SiO2或Si3N4上是异质外延，存在较大晶格失配，不易形成晶核。 对于选择外延，要进行外延的地方是窗口内或硅表面的凹陷处，这些地方的成核能较低。具有选择性的原因：提高硅淀积选择性的因素：选择减压反应系统；提高淀积温度；减少气流中硅源的摩尔分数；保证硅片和系统的清洁。第40页，共63页，2022年，5月20日，1点30分，星期四 当选择外延生长的薄膜超过SiO2的台阶高度时，外延不但继续垂直生长，而且也沿横向生长，如图所示。 横向与纵向生长速率之比取决于窗口或台阶的高度以及衬底的取向。横向超速外延(ELO)第41页，共6

27、3页，2022年，5月20日，1点30分，星期四7.5 硅烷热分解法外延硅烷热分解法外延的化学反应式为优点：反应是不可逆的，没有卤化物产生，不存在反向腐蚀效应。反应温度较低，600以上即可发生分解反应，减弱了自掺杂效应和扩散效应，使界面两边的杂质浓度接近突变型分布。硅烷热分解法外延过程中杂质玷污较少，硅烷纯度很高时可制备高电阻率的外延层。 第42页，共63页，2022年，5月20日，1点30分，星期四存在的问题： SiH4可以在气相中自行分解，造成过早核化，对外延层的晶体结构产生重要影响，甚至生成多晶。加大气体流量，选定合适温度，在反应气氛中加入适量的HCl，都可以减少气相核化的影响。同其他氯

28、的硅化物相比，SiH4非常容易氧化形成硅粉。尽量避免氧化物质和水汽的存在，否则就会影响外延层的质量。 SiH4热分解生长的外延层，其缺陷密度常常比SiCl4氢还原法外延的高。对反应系统要求高。 硅烷热分解法外延虽然有上述问题，目前还是得到较为广泛的应用。第43页，共63页，2022年，5月20日，1点30分，星期四7.6 SOS技术 SOS是“Silicon on Sapphire”和“Silicon on Spinel”的缩写，是指在蓝宝石(-Al2O3)或尖晶石(MgOAl2O3)的衬底上进行硅外延的技术，并把电路作在硅外延层上。 SOS是SOI (Silicon on Insulator

29、 or Semiconductor on Insulator，在绝缘衬底上进行硅的异质外延) 技术中比较成熟的一种。SOI技术的主要优点是：寄生电容小，对高速和高集成度的电路特别有利。在亚微米器件中，衬底浓度比常规MOS器件的衬底浓度高，寄生电容更大，因此随集成电路特征尺寸的缩小，SOI技术应用前景更好。提高了器件的抗辐射能力。抑制了CMOS电路的闩锁效应。工艺比体硅CMOS工艺简单。第44页，共63页，2022年，5月20日，1点30分，星期四 在绝缘体上异质外延单晶硅的设备和工艺与硅同质外延基本相同。为了得到好的外延层，要求衬底和Si的热膨胀系数与晶格常数相近。热失配是影响异质外延生长的单

30、晶硅膜的物理和电学性质的主要因素。由于所有绝缘体的热膨胀系数均比硅高，在单晶硅膜内产生应力，使外延层缺陷增多，从而影响外延层和器件的性能。 晶格失配将导致外延膜中的缺陷密度非常高，特别是当硅膜非常薄时，缺陷密度更高。 当硅膜厚度增加时，随着远离硅-蓝宝石界面，硅中的缺陷密度单调下降，也就是说缺陷不会贯穿整个外延层。这些缺陷可使界面附近的电阻率、载流子迁移率和寿命降低。第45页，共63页，2022年，5月20日，1点30分，星期四7.7 分子束外延 分子束外延(MBE，Molecular Beam Epitaxy)是一种在超高真空下的蒸发技术。它是利用蒸发源提供的定向分子束或原子束，撞击到清洁的

31、衬底表面上生成外延层的工艺过程。 MBE是由贝尔实验室在改进真空蒸发工艺的基础上发展起来的，首先在GaAs外延生长中获得成功。 MBE设备主要由超高真空系统，生长系统，测量、分析、监控系统等组成。第46页，共63页，2022年，5月20日，1点30分，星期四大大降低了反应室内残余气体，保证了外延层的高纯度。蒸发分子的自由程很大，分(原) 子束流可以不经散射直接从源到达衬底表面，对这样的束流可以瞬间完成关断，提高了对层厚控制的准确度，使生长的界面接近原子级尺度。超高真空度的环境可以采用原位分析手段，实现对生长过程的监控。超高真空系统 真空度1.3310-8Pa以上，可选用的真空泵主要有机械泵，吸

32、附泵，离子泵，低温泵，钛升华泵，涡轮分子泵等。第47页，共63页，2022年，5月20日，1点30分，星期四生长系统包括源和衬底两部分。源：在MBE系统的生长室内装有数目不等的努森箱，即喷射炉，由坩埚、加热系统和控温系统组成。 坩埚由热解氮化硼或高纯石墨制成，用来放置高纯源或掺杂源； 外绕钨丝或钽丝进行电阻加热，或采用电子束加热； 控温系统控制加热温度，从而控制蒸发速率。 每个喷射炉均有一个快门，控制束流的通断和大小。 衬底：生长室内的衬底基座，是用来放置样品的，可以旋转和倾斜一定的角度，通过操作机构控制接送样品。衬底基座可对样品加温，保证衬底表面处于活性状态，温度范围一般为400-900。生

33、长系统第48页，共63页，2022年，5月20日，1点30分，星期四 MBE装置中配有比较齐全的测量、分析、监控等设备，主要包括质谱仪，俄歇电子能谱仪，高能电子衍射仪，薄膜厚度测试仪，电子显微镜等。这是MBE的一个突出特点，正因如此MBE系统才能生长出高质量的外延层。质谱仪MS：装在束流经过的路径上，可以监视分(原)子束的种类和强度，还可以测出真空中的残留气体。俄歇电子能谱仪AES：可以提供表面化学成份的数据，测定外延层组分和杂质的剖面分布。高能电子衍射仪HEED：由电子枪和接受电子的荧光屏组成，由电子枪出来的电子束入射到结晶表面，在荧光屏上显示出的表面衍射图像是与表面原子排列情况相对应的图像

34、，解析这个图像可以知道外延层的结晶性能。测量、分析、监控系统第49页，共63页，2022年，5月20日，1点30分，星期四第50页，共63页，2022年，5月20日，1点30分，星期四低生长温度（400-900），可以：减少系统的放气；降低了扩散效应、自掺杂效应的影响；降低了衬底杂质的再分布以及热缺陷的产生；可以精确控制层厚、界面。低生长速率（/s）：给分（原）子提供了足够的时间在衬底表面上运动，为进入到晶格位置、生成高质量的晶体结构创造了条件，每秒一个原子层的低生长速度可使控制精度提高。 第51页，共63页，2022年，5月20日，1点30分，星期四7.8 层错、图形漂移及利用层错法测量厚度

35、 外延层质量直接关系到做在它上面的各种器件的性能，因此，检测、分析外延层缺陷及产生原因是提高外延质量的一个重要方面。 外延层中的缺陷按其所在位置可分为两大类：一类是显露在外延层表面的缺陷，这类缺陷可用肉眼或者金相显微统观察到，通常称为表面缺陷。另一类是存在于外延层内部的晶格结构缺陷，也就是体内缺陷。实际上，有些缺陷是起源于外延层内部，甚至于是衬底内部，随外延层的生长一直延伸到外延层表面。表面缺陷主要有：云雾状表面、角锥体、划痕、星状体、麻坑等。体内缺陷主要有：位错和层错。第52页，共63页，2022年，5月20日，1点30分，星期四7.8.1 层错 层错也称堆积层错，由原子排列次序发生错乱引起

36、，随着外延生长一直延伸到表面。是外延层的一种特征性缺陷 。 层错界面处的原子排列不规则，界面两边的原子相互结合较弱，具有较快的化学腐蚀速率，经过适当的化学腐蚀之后，就会在层错面与外延层表面交界处出观三角形腐蚀图形。第53页，共63页，2022年，5月20日，1点30分，星期四7.8.2 层错法测量外延层的厚度 因为层错一般是由外延层与衬底界面开始，一直延伸到表面，那么缺陷图形的边长与外延层厚度之间就存在一定的比例关系。因此可以通过测量缺陷图形的边长l，换算出层错四面体的高度，即外延层的厚度T，达到测量外延层厚度的目的。 第54页，共63页，2022年，5月20日，1点30分，星期四7.8.3

37、图形漂移和畸变 在外延生长之前，因工艺需要在硅面可能存在凹陷图形，外延生长之后在表面应该重现出完全相同的图形。但是外延层上的图形相对于原掩埋图形常会发生水平漂移，畸变，甚至完全消失，如图所示。 具体情况依赖于衬底取向、淀积率、反应室的工作压强、反应系统的类型、外延温度和硅源的选择等。 硅的生长和腐蚀速率的各向异性是发生图形漂移和畸变的根本原因。第55页，共63页，2022年，5月20日，1点30分，星期四7.9 外延层电阻率的测量 外延层的电阻率及其均匀性也是外延层质量的一个重要参数。检测外延层电阻率的方法很多，扩展电阻法是其中的一种。 扩展电阻法的最大持点是可以测量微区的电阻率或电阻率分布情况。 可以反映10-10cm3体积内电阻率的变化，最高分辨半径可达200。测量原理：半导体材料电阻率一般要比金属材料的