数电 减法计数器

1、目录 TOC o 1-5 h z 1 三位二进制同步加法计数器（010,111） 11.1课程设计的目的2 HYPERLINK l bookmark14 o Current Document 1.2设计的总体框图2 HYPERLINK l bookmark17 o Current Document 1.3设计过程2 HYPERLINK l bookmark20 o Current Document 1.4逻辑电路图4 HYPERLINK l bookmark1 o Current Document 1.5实际电路图4 HYPERLINK l bookmark23 o Current Docum

2、ent 1.6实验仪器5 HYPERLINK l bookmark28 o Current Document 1.7实验结论5 HYPERLINK l bookmark31 o Current Document 2串行序列信号发生器的设计（检测序列010100） 62.1课程设计的目的6 HYPERLINK l bookmark37 o Current Document 2.2设计的总体框图6 HYPERLINK l bookmark40 o Current Document 2.3设计过程62.4逻辑电路图8 HYPERLINK l bookmark45 o Current Document

3、 2.5 实际电路图9 HYPERLINK l bookmark48 o Current Document 2.6实验仪器9 HYPERLINK l bookmark51 o Current Document 2.7实验结论9 HYPERLINK l bookmark54 o Current Document 3 十六进制同步加法计数器（用74LS191集成芯片做）103.1课程设计的目的10 HYPERLINK l bookmark61 o Current Document 3.2设计的总体框图10 HYPERLINK l bookmark64 o Current Document 3.3设

4、计过程10 HYPERLINK l bookmark67 o Current Document 3.4 74191的状态表10 HYPERLINK l bookmark70 o Current Document 3.5芯片介绍10 HYPERLINK l bookmark73 o Current Document 3.6逻辑电路图11 HYPERLINK l bookmark82 o Current Document 3.7实际电路图11 HYPERLINK l bookmark85 o Current Document 3.8实验仪器12 HYPERLINK l bookmark88 o C

5、urrent Document 3.9实验结论12 HYPERLINK l bookmark91 o Current Document 3.10参考文献121三位二进制同步加法计数器(010,111)1.1课程设计的目的1、了解同步加法计数器工作原理和逻辑功能。2、掌握计数器电路的分析，设计方法及应用。3、学会正确使用JK触发器。1.2设计的总体框图3位二进制同步 TOC o 1-5 h z * 加法计数器CP Y1.3设计过程状态图：/0/0/0/0/0000k 001 k 011 k 100 k 101 k 110/1(2)选择的触发器名称：选用三个CP下降沿触发的边沿JK触发器输出方程：

6、Y= Q 2 Q1 n Q0n(4)状态方程：yQn Q2nX.000111100001011100XXX1101110XXX111图1.1.1 3位二进制同步加法计数器的次态卡诺图oinQ0Q2n000111100001Xi11图1.1.2 Qn+1的卡诺/20Q2n0)1110000X10uX0图1.1.3 Q1n+1的卡诺图o1nQ0Q2n00011110发1Qp0X匚X0图1.1.4 Q0n+1的卡诺图由卡诺图得出状态方程为：厂 Q n+ 1= Q1 Q2n + Q Q nQ 15 Qi1CLKVCC1K1CLR1J2CLR1PRE2CLK1Q2K1Q2J2Q2PRE-13_12 an

7、 _io2Q 974LS112D1CLKVCC1K1CLR1J2CLR1PRE2CLK1Q2K1Q2J2Q2PREg翌盅签92Q74LS112D174LSGGN图1.1.6实际电路图1.6实验仪器数字原理实验系统一台集成电路芯片：74LS112二片74LS08 一片1.7实验结论经过实验可知，满足时序图的变化，产生000001 011 100101 110000 的序列。2串行序列信号发生器的设计（检测序列010100 ）2.1课程设计的目的1、了解串行序列信号发生器的工作原理和逻辑功能2、掌握串行序列信号发生器电路的分析，设计方法及应用。2.2设计的总体框图CP输入脉冲串行序列信号发生器Y串

8、行序列输出2.3设计过程（1）状态图:/0/1/0/1/0001k 010 k 011 k 101 k 110 k 111/0（2）状态方程:71Qn Q2.000111100001c00所以得到y QnQnQnQn21207iQnQ2XC000111100XXX0101010111XXX110000111图1.2.13位二进制同步加法计数器的次态卡诺图Q,n000111100X0101X1 i61图1.2.2Q、的卡诺图图1.2.4Q0n+i的卡诺图由卡诺图得出状态方程为：Q2n+1=Qn2 Qn1 + (Qn0+Qn1)Qn2Y Q1n+1=Qn1+ Qn0Qn1Q0n+1 = Qn0+

9、Qn2Qn1驱动方程:J2 = QQ0nJ1 = 1J0= Q1”K 2 = QQ0n气=Q0n K 0= Q1 判断能否自启动000一010一011； 100一110一111所以能进行自启动2.4逻辑电路图74S00D2.5 V74S112N74S112N3_274S112N435V图1.2.5逻辑电路图2.5实际电路图2.5 V图1.2.6实际电路图2.6实验仪器(3 )数字原理实验系统一台(4)集成电路芯片：74LS112二片74LS08 一片74LS00 一片2.7实验结论经过实验可知，满足时序图的变化，产生101110的序列。3十六进制同步加法计数器（用74LS191集成芯片做）3.

10、1课程设计的目的1、了解多位同步加法计数器工作原理和逻辑功能。2、掌握计数器电路的分析，设计方法及应用。3、学会正确使用集成芯片。3.2设计的总体框图74LS191CP Y3.3设计过程状态图：0000 一 0001 一 0010 一 0011 一 0100 一 0101 一 0110 一 0111 一 1000 一 1001 一 1010“!1111-1110-1101-1100-10113.4 74191的状态表输 入输 出注LD CT U /D CP D 0 D1 D D 3Q n + 1 Q n +1 Q n + 1 Q n + 10XXXd 0d 1d 2d 3100 fXXXX10

11、1 f X X X X1 1 X X X X X Xdd dd加法计数减法计数保持并行异步置数CO / BO= Q 3 n Q n Qn Q 0 nCO / BO= Q n Q nQ nQ n3.5芯片介绍U /D为加减计数控制端；万是使能端；乙是异步置数控制端；CP是计数脉冲；D是数据输入端CO/BO是进位错位信号输出端；RC是多个芯片级联时级间 串行计数使能端。其具有同步可逆计数功能；异步并行置数功能；保持功能。74191没有专用的清零输入端，但可以借助D异步并行置入数据0000间接实现 清零功能。3.6逻辑电路图2.5 VX2o2.5 VX3o2.5 V2.5 V74LS191N50 Hz 5 VCTEN RCO U/D LOAD MAX/MINDCD HEX GREEN图1.3.4逻辑电路图3.7实际电路图DCD_HEX_GREEN-M12二 BQACQBDQCQD CTEN LOAD U/D RCO ?MAX/MINCLKGND74LS191N图1.3.5实际电路图3.8实验仪器(5 )数字原理实验系统一台(6)集成电路芯片：74LS191 一块3.9实验结论经过实验可知，满足时序图的变化，产生0000000