数字电子技术试卷A及答案doc

1、PAGE 考生信息栏考生信息栏 院系 班级 姓名 学号 装订线1将二进制数11011101.1转换为十进制数是 A A) 221.5 B) 222.5 C) 223.5 D) 257.52按以下方法处理CMOS或非门多余输入端，正确的选项是 C A接电源正极 B悬空 C通过10K电阻接地 D) 以上三种方法都不对3电路输入为某种BCD码，要用七段数码显示器显示，为此需用到 A A4-7线译码器 B4-5线译码器 C4-2线译码器 D4-1线译码器4以下各门电路中，输出端可直接直连，实现线与的是 B A一般TTL与非门 B集电极开路TTL与非门 C一般CMOS与非门 D一般TTL或非门5将一个右

2、移4位移位寄存器的末级触发器端接至前级触发器输入端。设初态为=1101，以过5个CP作用后的状态为 B A1101 B1110 C1011 D01116用2564位的RAM扩展成204812位RAM，每一条I/O总线上并联了几条数据线？ C A24 B12 C8 D47如以下图中电路的名称是 D A单稳态电路 BJK触发器 C施密特电路 D多谐振荡器8已经知道函数，那么其反函数为 B A B C D9可实现逻辑函数的是 D A B C D10在倒T形电阻网络D/A转换器中，设=10V， D=时，那么为 B 伏。A B C D 二、填空题：24%1与十六进制2D16对应的二进制数是 (10110

3、1)2 。2如图1所示，那么Y= 。=1=11=11&oABCDAY 图13如图2示电路为 反相器 电路，当三极管处于 截止 状态时，输出为高电平，假设二极管的正向导通压降为0.7V，输出的高电平为 3.7 伏。A1 A0Y0 Y1 Y2 Y30 00 11 0 1 1图2 图34如图3将二进制译码器的真值表补充完整，已经知道输出为低电平有效，A1A0=00时，Y0有效，A1A0=01时，Y1 有效， A1A0=10时，Y2 有效， A1A0 =11时，Y3有效。考生信息栏考生信息栏 院系 班级 姓名 学号 装订线6在JK触发器中，当J=K=1时，可实现 翻转 功能。7将3个三态门的输出接到同

4、一条数据线上去，那么在任何时刻应至少 2 个三态门输出处于高阻态。8n个触发器构成的二进制计数器，其计数的最大容量是_。三、化简以下逻辑函数：8%1用公式法化简2用卡诺图化简四、分析题：34%由D触发器和T触发器组成的时序电路如图4所示，试画出在CP脉冲作用下，Q 1和Q 2的输出波形设Q 1，Q 2的初始状态均为“0。8% 图42分析如图5所示电路的功能要求画出状态转换图。6%7474LS161Q0 Q1 Q2 Q3CTT CTP CPCR D0 D1 D2 D3CO LDOOO&cp110 0 0 0 图53如图6a是一个反相输出的施密特触发器，已经知道Vi波形，画出图(b)中Vo波形。5

5、%ViViVoVT-VT+ a (b) 图64逻 辑 电 路 如 图7 所 示，试 写 出 逻 辑 式， 并 化 简 之。6% 图7考生考生信息栏 院系 班级 姓名 学号 装订线1写出触发器驱动方程及状态方程；2画出状态转换图，说明其功能；3画出4个CP作用下的时序图。五、设计题：22% 1用3线8线译码器74LS138实现以下函数：要求写出变换过程10% 7474LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 OOOOOOOOOSTB STC STAO用下降沿触发的D触发器设计同步时序电路，电路状态图如以下图所示。要求写出设计过程12%/Y/Y/0/0/0/0/0/1 000 001 011 100 110 11109级电子信息工程专业数字电子技术期末试卷A参考答案选择题：1、A 2、C 3、A 4、B 5、B 6、C 7、D 8、B 9、D 10、B填空题：1、(101101)2、3、反相器；截止；3.7V；4、A1 A0Y0 Y1 Y2 Y30 00 1 1 10 11 0 1 11 0 1 1 0 11 11 1 1 05、6、翻转7、两个8、三、1 2四、120000 00