Quartus II21 基本设计流程

1、PAGE PAGE 48第2章 Quartus 应用向导Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。Quuarttus II支支持Allterra的IIP核，包含了了

2、LPMM/MeegaFFuncctioon宏功功能模块块库，使使用户可可以充分分利用成成熟的模模块，简简化了设设计的复复杂性、加快了了设计速速度。对对第三方方EDAA工具的的良好支支持也使使用户可可以在设设计流程程的各个个阶段使使用熟悉悉的第三三放EDDA工具具。此外外，Quuarttus II 通过和和DSPP Buuildder工工具与MMatllab/Simmuliink相相结合，可以方方便地实实现各种种DSPP应用系系统；支支持Allterra的片片上可编编程系统统（SOOPC）开发，集系统统级设计计、嵌入入式软件件开发、可编程程逻辑设设计于一一体，是是一种综综合性的的开发平平台。Ma

3、axpllus II 作为AAlteera的的上一代代PLDD设计软软件，由由于其出出色的易易用性而而得到了了广泛的的应用。目前AAlteera已已经停止止了对MMaxppluss III 的更更新支持持，Quuarttus II 与之相相比不仅仅仅是支支持器件件类型的的丰富和和图形界界面的改改变。AAlteera在在Quaartuus III 中中包含了了许多诸诸如SiignaalTaap III、CChipp Edditoor和RRTL Vieewerr的设计计辅助工工具，集集成了SSOPCC和HaardCCopyy设计流流程，并并且继承承了Maaxpllus II 友好的的图形界界面及简

4、简便的使使用方法法。Allterra QQuarrtuss III 作为为一种可可编程逻逻辑的设设计环境境, 由由于其强强大的设设计能力力和直观观易用的的接口，越来越越受到数数字系统统设计者者的欢迎迎。 Alteera的的Quaartuus III可编编程逻辑辑软件属属于第四四代PLLD开发发平台。该平台台支持一一个工作作组环境境下的设设计要求求，其中中包括支支持基于于Intternnet的的协作设设计。QQuarrtuss平台与与Caddencce、EExemmplaarLoogicc、 MMenttorGGrapphiccs、SSynoopsyys和SSynppliccityy等EDDA供

5、应应商的开开发工具具相兼容容。改进进了软件件的LoogiccLock模块块设计功功能，增增添 了了FasstFiit编译译选项，推进了了网络编编辑性能能，而且且提升了了调试能能力。支支持MAAX70000/MAXX30000等乘乘积项器器件2.1基基本设计计流程本节以十十进制计计数器为为例，通通过实现现流程，详细介介绍Quuarttus II的的重要功功能和使使用方法法2.1.1建立立工作库库文件和编编辑设计计文件任何一项项设计都都是一项项工程（Proojecct），都必须须首先为为此工程程建立一一个放置置与此工工程相关关的所有有设计文文件的文文件夹。此文件件夹将被被EDAA软件默默认为工工作

6、库（Worrk LLibrraryy）。一一般，不不同的设设计项目目最好放放在不同同的文件件夹中，而同一一工程的的所有文文件都必必须放在在同一文文件夹中中。在建建立了文文件夹后后就可以以将设计计文件通通过QuuarttusII的的文本编编辑器编编辑并存存盘。（注意不不要将文文件夹设设在计算算机已有有的安装装目录中中，更不不要将工工程文件件直接放放在安装装目录中中）（1）新新建一个个文件夹夹。这里里假设本本项设计计的文件件夹取名名为jssq，在在E盘中中，路径径为E:jssq。注注意，文文件夹名名不能用用中文，也最好好不要用用数字。（2）输输入源程程序。打打开计算算机桌面面上图表表，选择择菜单F

7、FileeNeww，出现现如图22.1.1所示示见面，在Neew窗口口Devvicee Deesiggn FFilees中选选择编译译文件的的语言类类型，这这里选择择VHDDL FFilee,选好好后用鼠鼠标左键键单击OOK按钮钮，出现现源程序序输入窗窗口如图图2.11.2所所示（以以十进制制为例）。图2.11.1 选择编编译文件件的语言言类型图2.11.2 源程序序输入窗窗口十进制计计数器源源程序如如下：LIBRRARYY IEEEE;USE IEEEE.SSTD_LOGGIC_11664.AALL;USE IEEEE.SSTD_LOGGIC_UNSSIGNNED.ALLL;ENTIITY

8、CNTT10 IS PORRT (CLKK,RSST,EEN : INN STTD_LLOGIIC; CQQ : OUTT STTD_LLOGIIC_VVECTTOR(3 DDOWNNTO 0); COUTT : OUTT STTD_LLOGIIC ); END CNTT10;ARCHHITEECTUURE behhav OF CNTT10 ISBEGIIN PPROCCESSS(CLLK, RSTT, EEN) VAARIAABLEE CCQI : SSTD_LOGGIC_VECCTORR(3 DOWWNTOO 0); BBEGIIN IIF RRST = 1 THEEN CQQI := (

9、OTHHERSS =0) ; -计计数器异异步复位位 ELSSIF CLKKEVVENTT ANND CCLK=1 THHEN 检测测时钟上上升沿 IFF ENN = 1 THHEN 检测测是否允允许计数数（同步步使能） IF CQII 0); 大于于9，计计数值清清零 ENDD IFF; ENND IIF; EEND IF; IF CQII = 9 TTHENN COOUT = 1; 计数大大于9，输出进进位信号号 EELSEE COOUT = 0; ENDD IFF; CCQ = CCQI; -将将计数值值向端口口输出 EEND PROOCESSS;END behhav;（3）文文件存盘盘

10、 选择择FilleSavve AAs命令令，找到到已建立立的文件件夹E:jssq，存存盘文件件名应与与实体的的名字一一致，即即CNTT10，其界面面窗口如如图2.1.33所示。图2.11.3 文件存存盘单击“否否（N）”按钮，则按以以下方法法进入创创建工程程流程。2.1.2创建建工程使用Neew PProjjectt Wiizarrd可以以为工程程指定工工作目录录、分配配工程名名称以及及指定最最高层设设计实体体的名称称，还可可以指定定要在工工程中使使用的设设计文件件、其他他源文件件、用户户库和EEDA工工具，以以及目标标器件系系列和具具体器件件等。（1）打打开建立立新工程程管理窗窗选择Fiil

11、eNeww Prrejeect Wizzardd工具选选项创建建设计工工程命令令，即弹弹出“工程设设置”对话框框如图22.1.4所示示，单击击对话框框最上第第一栏右右侧的“”按钮，找到文文件夹EE:jjsq，选种已已存盘的的文件CCNT110，再再单击打打开按钮钮，既出出现如图图2.44.1所所示的设设置情况况。对话话框中第第一行表表示工程程所在的的工作库库文件夹夹，第二二行表示示此项工工程的工工程名，第三行行表示顶顶层文件件的实体体名。图2.11.4 利用用Neww Prrejeect Wizzardd创建工工程CNNT100（2）将将设计文文件加入入工程中中单击图22.1.4中下下方的NN

12、extt按钮，出现如如图2.1.55所示的的对话框框，在弹弹出的对对话框中中单击FFilee naame栏栏的按钮钮，将与与工程相相关的所所有VHHDL文文件加入入此工程程，加入入完成后后单击NNextt按钮。此工程程加入的的方法有有两种：第一种种是单击击Addd Alll按钮钮，将设设定的工工程目录录中的所所有VHHDL文文件加入入到工程程文件栏栏中；第第二种方方法是单单击“Addd ”按钮，从工程程目录中中选出相相关的VVHDLL文件。图2.11.5 将所有有的工程程VHDDL文件件加入此此工程图图（3）选选择仿真真器、综综合器和和目标器器件的类类型单击图22.1.5中NNextt按钮，即

13、弹出出如图22.1.6所示示的仿真真器和综综合器及及目标器器件对话话框。其其仿真器器和综合合器及目目标器件件设置如如图2.1.66所示。首先在在 Faamill 栏选选芯片系系列，在在此选CCycllonee系列,在有效效器件列列表中选选择专用用器件,分别选选择封装装形式为为PQFFP,引引脚输出出2400，器件件速度级级别为88，选择择此系列列的具体体芯片是是EP11C6QQ2400C8, 这里里EP11C6表表示Cyycloone系系列及此此器件的的规模。设计完完成后单单击Fiinissh按钮钮。在有效器件列表中选择专用器件目标器件族、系列图2.11.6 仿真器器和综合合器类型型设置图图(

14、4)工工具设置置.单击击图2.1.66中的NNextt按钮后后,弹出出图2.1.77所示工工具设置置窗口,此窗口口有3项项选择.EDAA deesiggn eentrry/ssyntthessis用用于选择择输入的的HDLL类型和和综合工工具.EEDA simmulaatioon用于于选择仿仿真工具具.EDDA ttimiing anaalyssis toool用于于选择时时序分析析工具,这是除除Cycclonne自含含的所有有设计工工具以外外的外加加的工具具,因此此,如果果都不做做选择,表示选选择Cyycloone自自含的所所有工具具.在此此例中这这3项都都不做选选择,单单击Neext后后即

15、弹出出图2.1.88所示”工程设设置统计计”窗口.最后单单击图22.1.8中FFiniish,即已设设定好此此工程,并出现现CNTT10的的工程管管理窗口口.Quarrtuss 将工程程信息存存储在工工程配置置文件中中,它包包含有关关Quaartuus 工程的的所有信信息,包包括设计计文件、波形文文件、SSignna1TTap 文件、内存初初始化文文件等，以及构构成工程程的编译译器、仿仿真器和和软件构构建设置置。建立工程程后，可可以使用用工具栏栏的PrrojeectADDD/Reemovve FFilees PProjjectt页在工工程中添添加和删删除、设设计其它它文件，在执行行Quaart

16、uus 的Annalyysiss &SSyntthessis期期间，QQuarrtuss 将按AADD/Remmovee Fiiless Prrojeect页页中显示示的顺序序处理文文件。图2.11.7 工具设设置窗口口图2.11.8“工程设设置统计计”窗口2.1.3 编编译前设设置选择FPPGA目目标芯片片。目标标芯片的的选择也也可以这这样来实实现：选选择Asssiggnmeemtss菜单中中的seettiingss项，可可以弹出出图2.1.99对话框框。选择配置置器件的的工作方方式。单单击图22.1.9中的的Devvicee & Pinn Opptioons按按钮，进进入选择择窗，这这将弹

17、出出Devvicee & Pinn Opptioons窗窗口，其其对话框框如图22.1.10所所示。在在Connfigguraatioon选项项页，选选择配置置器件为为EPCCS4，其配置置模式可可选择AActiive Serriall。这种种方式只只对专用用的Fllashh技术的的配置器器件（专专用于CCycllonee系列FFPGAA的EPPCS44和EPPCS11等）进进行编程程。注意意，PCC机对FFPGAA的直接接配置方方式都是是JTAAG方式式，而对对于FPPGA进进行所谓谓“掉电保保护式”编程通通常有两两种：主主动串行行模式（AS Modde）和和被动串串行模式式（PSS Moo

18、de）。对EEPCSS1/EEPCSS4的编编程必须须用ASS Moode。图2.11.9选选择FPPGA目目标芯片片图2.11.100 选择择配置器器件工作作方式图图2.1.4全程程编译QuarrtussII编译译器是由由一系列列处理模模块构成成的，这这些模块块负责对对设计项项目的检检错，逻逻辑综合合、结构构综合、输出结结果的编编辑配置置，以及及时序分分析。在在这一过过程中，将设计计项目适适配到FFPGAA/CPPLD目目标器中中，同时时产生多多种用途途的输出出文件，如功能能和时序序信息文文件、器器件编程程的目标标文件等等。编译译器首先先检查出出工程设设计文件件中可能能错误信信息，供供设计者

19、者排除。然后产产生一个个结构化化的以网网表文件件表达的的电路原原理图文文件。编编译前首首先选择择Proocesssinng菜单单的Sttartt Coompiilattionn项，启启动全程程编译。这里所所谓的全全程编译译（Coompiilattionn）包括括以上提提到的QQuarrtussII对设设计输入入的多项项处理操操作，其其中包括括排错、数据网网表文件件提取、逻辑综综合、适适配、装装配文件件（仿真真文件与与编程配配置文件件）生成成，以及及基于目目标器件件的工程程时序分分析等。编译过过程中要要注意工工程管理理窗下方方的“Proocesssinng”栏中的的编译信信息。如如果工程程中的文

20、文件有错错误，启启动编译译后在下下方的PProccesssingg处理栏栏中会显显示出来来，如图图2.11.111所示。对于PProccesssingg栏显示示出的语语句格式式错误，可双击击错误信信息条文文，即弹弹出对应应的vhhdl文文件，在在深色标标记条处处即为文文件中的的错误，再次进进行编译译直至排排除所有有错误。如果编编译成功功，可以以见到如如图2.1.111所示示的工程程管理窗窗的左上上角显示示了工程程cntt10的的层次结结构和其其中结构构模块耗耗用的逻逻辑宏单单元数；在此栏栏下是编编译处理理流程，包括数数据网表表建立、逻辑综综合、适适配、配配置文件件装配和和时序分分析等。最下栏栏

21、是编译译处理信信息；中中栏（CComppilaatioon RRepoort栏栏）是编编译报告告项目选选择菜单单，点击击其中各各项可以以详细了了解编译译与分析析结果。图2.11.111 全程程编译后后信息图图2.1.5时序序仿真对工程编编译通过过后，必必须对其其功能和和时序性性质进行行仿真测测试，以以了解设设计结果果是否满满足原设设计要求求。以VVWF文文件方式式的仿真真流程的的详细步步骤如下下： （1）打打开波形形编辑器器。选择择菜单FFilee中的Neew项，在Neew窗口口中选择择Othher Filles中中的Veectoor WWaveeforrm FFilee如图22.1.12所所

22、示，单单击OKK按钮，即出现现空白的的波形编编辑器如如图2.1.113所示示，注意意将窗口口扩大，以利观观察。图2.11.122 选选择编辑辑矢量波波形文件件图2.11.133 波波形编辑辑器（2）设设置仿真真时间区区域，对对于时序序仿真来来说，将将仿真时时间设置置在一个个合理的的时间区区域上十十分重要要。通常常设置时时间范围围在数十十微妙间间。首先先在Eddit菜菜单中选选择Ennd TTimee项，即即弹出如如图2.1.114所示示窗口。在此例例中整个个仿真时时间设置置为100s，单单击OKK按钮结结束设置置。图2.11.144 设置置仿真时时间长度度（3）将将工程CCNT110的端端口信

23、号号节点选选入波形形编辑器器中。方方法是首首先选择择Vieew 菜菜单中的的Utiilitty WWinddowss项的Noode Finnderr项。弹弹出的对对话框如如图2.1.115所示示，在FFiltter框框中选PPinss : alll（通常常已默认认选此项项），然然后单击击Lisst按钮钮，于是是在下方方的Noodess Fooundd窗口中中出现设设计中的的CNTT10工工程的所所有端口口引脚名名。图2.11.155 CNNT100的信号号节点注意如果果此对话话框中的的“Lisst”不显示示CNTT10工工程的端端口引脚脚名，需需要重新新编译一一次，即即选择PProccesss

24、inggStaartCComppilaatioon，然然后再重重复以上上操作过过程。最最后，用用鼠标将将重要的的端口节节点CLLK、EEN、RRST、COUUT和输输出总线线信号CCQ分别别拖到波波形编辑辑窗，结结束后关关闭Noodess Fooundd窗口。单击波波形窗左左侧的“全屏显显示”按钮，使全屏屏显示，并单击击“放大缩缩小”按钮后后(注意意：左键键放大，右键缩缩小)，再用鼠鼠标在波波形编辑辑区域右右键单击击，使仿仿真坐标标处于适适当位置置，如图图2.11.166所示，这时仿仿真时间间横坐标标设定在在数十微微秒数量量级。设设定仿真真时间宽宽度,选选择Eddit项项及其EEnd timm

25、e选项项，在EEnd timme选择择窗中选选择适当当的仿真真时间域域，如可可选100us，以便有有足够长长的观察察时间。图2.11.166 拖入入节点后后波形编编辑器（4）波波形文件件存盘。选择FFilee中的Saave as，将以默默认名为为CNTT10.vwff的波形形文件存存入文件件夹E:jsqq中,即即出现如如图2.1.117所示示的激励励波形文文件存盘盘窗口。图2.11.177 vvwf激激励波形形文件存存盘（5）编编辑输入入波形（输入激激励信号号）。用用鼠标左左键单击击图2.1.116所示示窗口的的时钟信信号名CCLK，使之变变成蓝色色条，再再单击左左列的时时钟设置置键，即即弹出

26、如如图2.1.118时钟钟脉冲周周期及占占空比设设置窗口口，在图图中的上上部份是是已经设设置好了了的仿真真时间区区域为110s，这这里不需需要改变变，下部部分CLLK的时时钟周期期设置为为50nns；CClocck窗口口中的DDutyy cyyclee是占空空比，默默认为550，即即50%占空比比。然后后再分别别设置EEN和RRST的的电平，RSTT为复位位端，EEN为使使能端。最后设设置好的的激励信信号波形形如图22.1.19所所示。图2.11.188 时钟钟脉冲周周期及占占空比设设置窗口口图2.11.199 设设置好的的激励信信号波形形图（6）总总线数据据格式设设置。单单击如图图2.11.

27、199所示的的输出信信号“CQ”左旁的的“+”，则能能展开此此总线中中的所有有信号；如果双双击此“+”号左旁旁的信号号标记，将弹出出对该信信号数据据格式设设置的对对话框如如图2.1.220所示示。在该该对话框框的Raadixx栏有44种选择择，这里里可选择择无符号号十进制制整数UUnsiigneed DDeciimall表达方方式。最最后对波波形文件件再次存存盘。图2.11.200 信号号数据格格式设置置图（7）仿仿真方式式的选择择 在QQuarrturr软件中中仿真方方式有两两种，功功能仿真真和时序序仿真，此例选选择功能能仿真，方法是是：在工工具栏中中选择pproccesssinggSimmulaaterr Toool即即弹出如如图2.1.221仿真真方式选选择窗口口，在窗窗口Siimullateer mmodee处是时时序仿真真和功能能仿真选选择窗口口，此例例选择功功能仿真真Funnctiionll。选好好后单击击Genneraat