半导体存储器与可编程逻辑器件

1、半导体存储器与可编程逻辑器件第1页，共44页，2022年，5月20日，1点45分，星期二这类电路的特点：器件密度高，逻辑功能可由软件配置，用它所构成的数字系统硬件规模小，系统灵活性高。缺点：工作速度不够高，另外，这类芯片一般要用多片标准集成电路构成外围电路才能工作。3）专用集成电路（ASIC) Application Specific Integrated CircuitASIC是为满足一种或几种特定功能而设计制造的集成电路芯片，密度高， ASIC芯片能取代由若干个中小规模电路组成的电路板，甚至一个完整的数字系统第2页，共44页，2022年，5月20日，1点45分，星期二ASIC分类： ASI

2、C属用户定制电路。（Custom Design IC).包括全定制和半定制两种。全定制（Full custom design IC):半导体生产厂家根据用户的特定要求专门设计并制造。特点：生产周期长，费用高，风险大。在大批量定型产品中使用。半定制（Semi- custom design IC):半导体生产厂家设计并制造出的标准的半成品芯片。半定制电路分类： 门阵列 （Gate Array)第3页，共44页，2022年，5月20日，1点45分，星期二 在硅片上预先做好大量相同的基本单元电路，并把它整齐地排成阵列，这种半成品芯片称为母片。母片可由厂家大批量生产。 当用户需制作满足特定要求的ASIC

3、芯片时，可根据设计要求选择母片，由用户或厂家设计出连线版图，再由器件生产厂家经过金属连线等简单工艺，制成成品电路。缺点：用户主动性差，使用不方便。特点：周期较短，成本较低，风险小。第4页，共44页，2022年，5月20日，1点45分，星期二 可编程逻辑器件(PLD) (Programmable Logic Device)芯片上的电路和金属引线由半导体厂家做好，其逻辑功能由用户开发实现。特点：集成度高，速度快，灵活性好，可重复编程。电路设计方便，风险低。1. PLD器件的连接表示方法固定连接可编程连接不连接第5页，共44页，2022年，5月20日，1点45分，星期二2. 门电路表示法1AA1AA

4、AA反向缓冲器ABC&FABC&F与门 ABC1FABC1F或门 第6页，共44页，2022年，5月20日，1点45分，星期二3. 阵列图1A1B1C&D=BCE=AABBCC=0F=AABBCC=0G=1第7页，共44页，2022年，5月20日，1点45分，星期二8.2 存储器 存储器是一种通用大规模集成电路，用来存放程序和数据.存储器分类: 1) 只读存储器(ROM) 2) 随机存取存储器(RAM)第8页，共44页，2022年，5月20日，1点45分，星期二8.2.1 ROM (Read-Only Memory)ROM存放固定信息，只能读出信息，不能写入信息。当电源切断时，信息依然保留.1

5、. ROM的结构.A0A1An-1地址译码器存储阵列 2nmW0W1W2n-1F0 F1Fm-1字线位线地址线第9页，共44页，2022年，5月20日，1点45分，星期二地址译码器为二进制译码器，即全译码结构.(地址线为n根,译码器输出为2n根字线,说明存储阵列中有2n个存储单元)2) 存储阵列输出有m根位线,说明每个存储单元有m位,即 一个字有m位二进制信息组成.每一位称为一个基本存 储单元.3) 存储器的容量定义为: 字数位数(2nm).A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 一个二极管ROM的例子第10页，

6、共44页，2022年，5月20日，1点45分，星期二1A11A0&W0W1W2W3F0F1F2F3位线字线第11页，共44页，2022年，5月20日，1点45分，星期二 W0W3为地址译码器的输出 Wi=mi (mi为地址码组成 的最小项） 当A1A0=00时，W0=1, F0F1F2F3=0100(一个字）； 当A1A0=01时，W1=1, F0F1F2F3=1001(一个字）； 当A1A0=10时，W2=1, F0F1F2F3=0110(一个字）； 当A1A0=11时，W3=1, F0F1F2F3=0010(一个字）。第12页，共44页，2022年，5月20日，1点45分，星期二 将地址输

7、入和Fi之间的关系填入真值表得： 地址 数据A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 F0=A1A0F1=A1A0+ A1A0F2=A1A0+ A1A0F3=A1A0ROM实际是一种组合电路结构。第13页，共44页，2022年，5月20日，1点45分，星期二 阵列图与阵列：表示译码器。或阵列：表示存储阵列。存储容量为： 44 地址 数据A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 1A11A0&1111F0F1F2F3m0m1m2m3第14

8、页，共44页，2022年，5月20日，1点45分，星期二2.可编程只读存储器用户可根据需要自行进行编程的存储器.1) PROM(Programmable Read-Only Memory)PROM为能进行一次编程的ROM，PROM的结构和ROM基本相同,只是在每个存储管上加一根易熔的金属丝接到相应的位线.位线字线当在该位上需要存0时,通过编程,烧断熔丝;当需存1时,保留熔丝.编程为一次性的,烧断的熔丝不能再接上.第15页，共44页，2022年，5月20日，1点45分，星期二2)EPROM(Erasable Programmable Read-Only Memory)EPROM为可擦除、可重新编

9、程的只读存储器.擦除用专用的紫外线灯照射芯片上的受光窗口.EPROM器件的基本存储单元采用浮栅雪崩注入MOS管(简称FAMOS管)电路.FAMOSVDDD S字线位线原始状态的浮栅不带电荷,FAMOS管不导通,位线上为高电平.当FAMOS管的源极S与衬底接地电位,漏极接高电位(较大)时,漏极的PN结反向击穿产生雪崩现象,使FAMOS导通.位线为低电位.如用紫外线或者X射线照射FAMOS管,可使栅极放电,FAMOS恢复到截止状态.第16页，共44页，2022年，5月20日，1点45分，星期二一个EPROM芯片：Intel 2716VCCVPPOECEGND1121324CE是片使能端；OE是数据

10、输出使能端；VPP是编程写入电源输入端。容量：2K8位受光窗口第17页，共44页，2022年，5月20日，1点45分，星期二工作方式读 出未选中待 机编 程禁止编程校验读出CEOEVPP数据线D7D0的状态0 0 +5V 读出的数据 1 +5V 高 阻 1 +5V 高 阻1 +25V 写入的数据0 1 +25V 高 阻0 0 +25V 读出校验数据2716工作方式第18页，共44页，2022年，5月20日，1点45分，星期二3）E2PROM(电可擦可编程只读存储器）特点：编程和擦除均由电完成； 既可整片擦除，也可使某些存储单元单独擦除； 重复编程次数大大高于EPROM. 第19页，共44页，2

11、022年，5月20日，1点45分，星期二F1(A,B,C)=m(1,5,6,7)F2(A,B,C)=m(0,1,3,6,7)F3(A,B,C)=m(3,4,5,6,7)例:用PROM实现逻辑函数:3.PROM的应用1) 实现组合逻辑函数用PROM实现组合逻辑函数，实际上是利用PROM中的最小项，通过或阵列编程，达到设计目的.第20页，共44页，2022年，5月20日，1点45分，星期二1A&111F1F2F31B1C&m0m1m2m3m4m5m6m7第21页，共44页，2022年，5月20日，1点45分，星期二2) 存放数据表和函数表:例如三角函数、对数、乘法等表 格。3）存放调试好的程序。*

12、 2）、3）是PROM的主要用途。第22页，共44页，2022年，5月20日，1点45分，星期二8.2.2 随机存取存储器(RAM)RAM可以随时从任一指定地址读出数据，也可以随时把数据写入任何指定的存储单元 .RAM在计算机中主要用来存放程序及程序执行过程中产生的中间数据、运算结果等.RAM按工艺分类： 1）双极型；2）场效应管型。场效应管型分为： 1）静态；2）动态。第23页，共44页，2022年，5月20日，1点45分，星期二1. RAM的结构.A0A1An-1地址译码器存 储矩 阵 W0W1W2n-1字线地址线读写/控制电路读写/控制(R/W)片选(CS)数据输入/输出 (I/O)第2

13、4页，共44页，2022年，5月20日，1点45分，星期二当片选信号CS无效时，I/O对外呈高阻;当片选信号CS有效时，由R/W信号决定读或写,根据地址信号，通过I/O输出或输入。(I/O为双向三态结构)ENEN11I/ODR/W第25页，共44页，2022年，5月20日，1点45分，星期二2. RAM的存储单元静态RAM的基本存储单元 (以六管NMOS静态存储单元为例)XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位线Bj位线Bj存储单元11I/OI/OQQ第26页，共44页，2022年，5月20日，1点45分，星期二2) 动态RAM的基本存储电路动态RAM的基本存储电路由动

14、态MOS基本存储单元组成。动态MOS基本存储单元通常利用MOS管栅极电容或其它寄生电容的电荷存储效应来存储信息。第27页，共44页，2022年，5月20日，1点45分，星期二电路结构（以单管动态存储单元为例）位线数据线 (D)字选线TCSCD输出电容写信息：字选线为1，T导通，数据D经T送入CS .读信息：字选线为1，T导通，CS上的数据经T送入位线的等效电容CD .第28页，共44页，2022年，5月20日，1点45分，星期二特点： 1）当不读信息时，电荷在电容CS上的保 存时间约为数毫秒到数百毫秒； 2）当读出信息时，由于要对CD充电，使 CS上的电荷减少。为破坏性读出。 3）通常在CS上

15、呈现的代表1和0信号的电平 值相差不大，故信号较弱。第29页，共44页，2022年，5月20日，1点45分，星期二结论：1）需加刷新电路；2）输出端需加高鉴别能力的输出放大器。3）容量较大的RAM集成电路一 般采用单管电 路。4）容量较小的RAM集成电路一 般采用三 管或四 管电路。多管电路结构复杂，但外围电路简 单。第30页，共44页，2022年，5月20日，1点45分，星期二3) RAM容量的扩展VCCA8R/WCSGND191018Intel 2114A9A7A5A4A6A0A1A3A2I/O1I/O2I/O3I/O4位扩展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I

16、/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WCSI/O1I/O2I/O3I/O4I/O4I/O5I/O6I/O7将2114扩展为1K8位的RAM第31页，共44页，2022年，5月20日，1点45分，星期二8.3 存储容量的扩展 当使用一片ROM或RAM器件不能满足对存储容量的需求时，则需要将若干片ROM或RAM组合起来，构成更大容量的存储器。存储容量的扩展方式有两种：位扩展方式和字扩展方式。8.3.1 位扩展方式 若每一片ROM或RAM的字数够用而位数不足时，应采用位扩展方式。接法：将各片的地址线、读写线、片选线并联即可第32页，共44页，2022年，5月20日，1点45分

17、，星期二图是用8片10241的RAM构成10248的RAM接线图第33页，共44页，2022年，5月20日，1点45分，星期二图是由两片2114扩展成10248位的RAM电路连线图。第34页，共44页，2022年，5月20日，1点45分，星期二8.3.2 字扩展方式 若每一片存储器(ROM或RAM）的数据位数够而字数不够时，则需要采用字扩展方式，以扩大整个存储器的字数，得到字数更多的存储器。例 用4片2568位的RAM接成一个10248位的RAM接线图10248 RAM解：第35页，共44页，2022年，5月20日，1点45分，星期二每一片2568的A0 A7可提供28256个地址，为00到1

18、1，用扩展的字A8、 A9构成的两位代码区别四片2568的RAM，即将A8、 A9译成四个低电平信号，分别接到四片2568RAM的CS ，如下表A9A8CS1CS2CS3CS4000111011011101101111110第36页，共44页，2022年，5月20日，1点45分，星期二四片2568RAM地址分配为第37页，共44页，2022年，5月20日，1点45分，星期二实现的电路如图7.4.3所示图7.4.3第38页，共44页，2022年，5月20日，1点45分，星期二 如果一片RAM或ROM的位数和字数都不够，就需要同时采用位扩展和字扩展方法，用多片组成一个大的存储器系统，以满足对存储容

19、量的要求。例7.4.2 试用2564位的RAM，用复合扩展的方法组成10248位的RAM。要求：画出连线图；指出当R/W=1，地址为0011001100时，哪个芯片组被选通？指出芯片组(0)、(1)、(2)、(3)的地址范围。解 ：（1)先用位扩展方式构成2568位的RAM，其连线图如图所示；第39页，共44页，2022年，5月20日，1点45分，星期二再由字扩展方式构成10248位RAM，如图7.4.6所示，所以一共用了8片2564位的RAM。第40页，共44页，2022年，5月20日，1点45分，星期二(2) 当地址码为0011001100,且R/W=1 时，A9A8=00，2568(1)组被选中，其他组被封锁。(3)2568(1)的地址为（0000000000)B(0011111111)B ;