半导体存储器和可编程逻辑器件

1、半导体存储器和可编程逻辑器件第1页，共60页，2022年，5月20日，1点46分，星期二一 RAM的基本结构 由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。7.1 随机存取存储器（RAM）第2页，共60页，2022年，5月20日，1点46分，星期二 1. 存储矩阵图中，1024个字排列成3232的矩阵。为了存取方便，给它们编上号。32行编号为X0、X1、X31，32列编号为Y0、Y1、Y31。这样每一个存储单元都有了一个固定的编号，称为地址。 第3页，共60页，2022年，5月20日，1点46分，星期二2地址译码器将寄存器地址所对应的二进制数译成有效的行选信号和列选

2、信号，从而选中该存储单元。 采用双译码结构。 行地址译码器：5输入32输出，输入为A0、A1 、A4， 输出为X0、X1、X31； 列地址译码器：5输入32输出，输入为A5、A6 、A9，输出为Y0、Y1、Y31， 这样共有10条地址线。例如，输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001，则行选线X11、列选线Y01，选中第X1行第Y0列的那个存储单元。第4页，共60页，2022年，5月20日，1点46分，星期二3 RAM的存储单元六管NMOS静态存储单元只有当行、列选择线均为高电平时，该存储单元才会被选中。第5页，共60页，2022年，5月20日，1点46分，星期

3、二三管动态存储单元数据存储在电容C里，当电容充有足够的电荷时，为逻辑状态0。当有读数据时，可对该存储单元进行刷新。只要该行有读信号，该行数据均可刷新。第6页，共60页，2022年，5月20日，1点46分，星期二静态RAM存储单元所用的管子多，功耗大，集成度受到影响，目前常用的是动态RAM。单管动态存储单元数据存储在Cs中，T为门控管，通过控制T的导通与截止，可以把数据从存储单元送至位线上或将位线上的数据写入到存储单元。第7页，共60页，2022年，5月20日，1点46分，星期二 4. 片选及输入/输出控制电路 当选片信号CS1时，G5、G4输出为0，三态门G1、G2、G3均处于高阻状态，输入/

4、输出（I/O）端与存储器内部完全隔离，存储器禁止读/写操作，即不工作；当CS0时，芯片被选通：当 1时，G5输出高电平，G3被打开，于是被选中的单元所存储的数据出现在I/O端，存储器执行读操作；当 0时，G4输出高电平，G1、G2被打开，此时加在I/O端的数据以互补的形式出现在内部数据线上，存储器执行写操作。第8页，共60页，2022年，5月20日，1点46分，星期二读出操作过程如下：（1）欲写入单元的地址加到存储器的地址输入端；（2）加入有效的选片信号CS；（3）将待写入的数据加到数据输入端。（3）在 线上加低电平，进入写工作状态；（4）让选片信号CS无效，I/O端呈高阻态。 二. RAM的

5、工作时序（以写入过程为例）第9页，共60页，2022年，5月20日，1点46分，星期二三 RAM的容量扩展1位扩展用8片1024（1K）1位RAM构成的10248位RAM系统。第10页，共60页，2022年，5月20日，1点46分，星期二2字扩展用8片1K8位RAM构成的8K8位RAM。第11页，共60页，2022年，5月20日，1点46分，星期二扩展后的存储器系统，它的地址空间有多大？地址又是如何分配的？某RAM芯片存有2048个字，每个字长为8位，该芯片应有 个地址引脚，I/O引脚应有 个 11 8 第12页，共60页，2022年，5月20日，1点46分，星期二RAM的芯片简介(6116)

6、6116为2K8位静态CMOSRAM芯片引脚排列图：A0A10是地址码输入端，D0D7是数据输出端， 是选片端， 是输出使能端， 是写入控制端。第13页，共60页，2022年，5月20日，1点46分，星期二（2）一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要编程，但只能编程一次。7.2 只读存储器(ROM) 一 ROM的分类按照数据写入方式特点不同，ROM可分为以下几种：（1）固定ROM（又叫掩膜ROM）。厂家把数据写入存储器中，用户无法进行任何修改。（3）光可擦除可编程ROM（EPROM）。采用浮栅技术生产的可编程存储器。其内容可通过紫外线照射而被擦

7、除，可多次编程。第14页，共60页，2022年，5月20日，1点46分，星期二（5）快闪存储器（Flash Memory）。也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/写入100次以上。（4）电可擦除可编程ROM（E2PROM）。也是采用浮栅技术生产的可编程ROM，但是构成其存储单元的是隧道MOS管，是用电擦除，并且擦除的速度要快的多（一般为毫秒数量级）。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写（可重复擦写1万次以上）。第15页，共60页，2022年，5月20日，1点

8、46分，星期二二、二极管阵列的掩膜ROM 二极管存贮矩阵字地址译码器W0W1W2W3A1A0字线位线地址线输出三态门D3 D2 D1 D0数据线输出使能 OEA1A0 W3W2 W1 W0 D3D2D1D00 0 0 0 0 1 1 1 1 00 1 0 0 1 0 0 1 0 11 0 0 1 0 0 1 1 0 01 1 1 0 0 0 0 0 1 1每个单元所存数据第16页，共60页，2022年，5月20日，1点46分，星期二PROM（熔丝式）电路原理字线位线熔断丝第17页，共60页，2022年，5月20日，1点46分，星期二(1)PLD的逻辑表示方法固定连接编程连接不连接熔丝第18页，

9、共60页，2022年，5月20日，1点46分，星期二（2）PLD的图形符号缓冲门AAA相当于&1AAAABCY与门AY&BCABCY或门AY1BCABCYAY&B可编程连接或不连接第19页，共60页，2022年，5月20日，1点46分，星期二PLD图形符号（续）与或门A B C DY多输入端或门画法多输入端与门画法第20页，共60页，2022年，5月20日，1点46分，星期二门电路符号中美对照表&11&1=1与或非与非或非异或第21页，共60页，2022年，5月20日，1点46分，星期二清华大学电机系唐庆玉2003年11月15日编三、PROM的内部结构及编程 AND阵列固定OR阵列可编程输出输

10、入O2 O1 O0I2 I1 I0第22页，共60页，2022年，5月20日，1点46分，星期二例1 用PROM实现半加器半加器逻辑式F=AB+AB=A BC=ABF CA B 如何用PROM实现全加器？第23页，共60页，2022年，5月20日，1点46分，星期二例2 用PROM实现三变量奇数校验电路A B CYABC Y0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1真值表第24页，共60页，2022年，5月20日，1点46分，星期二四、光可擦除可编程ROM（EPROM） EPROM是一种可以多次重复使用的ROM，其存储位结构

11、如图6.8所示。它的每个存储位都制作一个管子，但与掩膜式ROM不同，其栅极G悬浮于高阻抗的SiO2层中，浮栅上有无电荷将决定管子是否导通，即该位状态是0还是1。编程时，在较高的编程电压Vpp的作用下，电荷可以感生进入浮栅。因SiO2的高阻抗，电荷一旦进入浮栅后可以保持十年以上。若要擦除已写入的数据，可用紫外光照射浮栅，使浮栅上的电荷获得足够的能量越过SiO2层逐渐泄放，回到初始状态。为便于紫外光线透入，EPROM一般都带有石英玻璃窗口。为避免阳光或其他光源中的紫外线对EPROM起作用，正常使用时，窗口上应该贴上一层不透明的保护膜。第25页，共60页，2022年，5月20日，1点46分，星期二图

12、 6.8 EPROM存储位模型图EPROM是目前使用最广泛的一类ROM，甚至有些廉价的塑封EPROM根本就不制作石英玻璃窗口，目的是降低制作成本，不过这种EPROM只能编程一次。 第26页，共60页，2022年，5月20日，1点46分，星期二EPROM举例2764第27页，共60页，2022年，5月20日，1点46分，星期二五、电可改写只读存储器E2PROM由于EPROM在擦除时必须用紫外线照射，因而给使用者带来不便。而E2PROM正是为克服这一缺点而出现的新型存储器。E2PROM的存储位结构与EPROM相似，但在浮栅与漏极间增加了一个隧道管，使电荷可以在浮栅与漏极之间双向流动，不再需要紫外线

13、来激发，即编程和擦除均可用电来完成。E2PROM既能像EPROM那样长期保存信息，又能在在线情况下随时改写；既可单字节改写，又可全片擦除改写。第28页，共60页，2022年，5月20日，1点46分，星期二六、ROM容量的扩展（1）字长的扩展（位扩展）现有型号的EPROM，输出多为8位。下图是将两片2764扩展成8k16位EPROM的连线图。第29页，共60页，2022年，5月20日，1点46分，星期二用8片2764扩展成64k8位的EPROM：（2）字数扩展（地址码扩展）第30页，共60页，2022年，5月20日，1点46分，星期二7.3可编程逻辑器件（PLD）PLDProgrammable

14、Logic Devices 大规模集成电路，集成了大量的门电路和触发器，用户可编程构成所需电路。清华大学电机系唐庆玉2003年11月15日编优点：（1）节省集成芯片的数量节省电路板面积， 节省电耗，减少产品体积，降低成本（2）电路保密，不易被他人仿造第31页，共60页，2022年，5月20日，1点46分，星期二清华大学电机系唐庆玉2003年11月15日编PLD类型（1）PROM型（Programmable ROM）（2）PLA型（ Programmable Logic Array 可编程逻辑阵列 ）（3）PAL型（ Programmable Array Logic可编程阵列逻辑）（4）GAL型

15、（Generic Array Logic通用阵列逻辑）（5）CPLD型（ Complex PLD）最复杂简单较复杂第32页，共60页，2022年，5月20日，1点46分，星期二清华大学电机系唐庆玉2003年11月15日编结构: AND逻辑阵列+OR逻辑阵列 类型 AND阵列 OR阵列 D触发器PROM 连接固定 可编程（一次性）PLA 可编程（一次性） 可编程（一次性）PAL 可编程（可多次电擦除） 连接固定 8个GAL 可编程（可多次电擦除） 连接固定 8个输出比PAL增加“可编程输出逻辑宏单元”使编程更灵活。第33页，共60页，2022年，5月20日，1点46分，星期二PLD的诞生不仅简化

16、了数字逻辑系统的设计过程，而且降低了数字系统的体积和成本，提高了系统的可靠性，PLD作为规格化逻辑设计方法已应用多年。最先主要是掩膜可编程，主要是作为ROM用于计算机内部。后来出现了熔丝可编程逻辑器件，人们可通过简单的编程设备对逻辑器件进行编程，产生了半定制逻辑器件。由于EPROM(可擦可编程只读存储器)及E2ROM(电可擦除存储器)工艺的问世，PLD得到了快速发展及广泛应用。它从根本上改变了系统设计方法，大大简化了系统设计。第34页，共60页，2022年，5月20日，1点46分，星期二一、PLD电路的表示方法用逻辑电路的一般表示法很难描述PLD器件内部电路，为了在芯片的内部配置和逻辑图之间建

17、立一一对应关系，对描述PLD基本结构的有关逻辑符号和规则作出某些约定，使其逻辑图和真值表结合在一起构成一种紧凑而易于识读的形式，现对这些约定作简单介绍。第35页，共60页，2022年，5月20日，1点46分，星期二PLD的基本结构是与门和或门，左图给出了三输入与门的两种表示法。传统表示法中与门的3个输入A、B、C在PLD表示法中称为3个输入项，而输出F称为“与”项。同样，或门也采用类似方法表示。（a）传统表示法 PLD的与门表示法 （b）PLD表示法第36页，共60页，2022年，5月20日，1点46分，星期二图63表示PLD的典型输入缓冲器。它的两个输出B、C是其输入A的原和反，其逻辑关系为

18、：图6.3 PLD输入缓冲器第37页，共60页，2022年，5月20日，1点46分，星期二图8.4(a)给出了PLD阵列交叉点上的三种连接方式。实点“”表示固定连接；“”表示可编程连接；没有“”也没有“”的表示两线不连接。如图84(b)中的输出F =AC 。 （a） （b）图8.4 PLD连接表示方式第38页，共60页，2022年，5月20日，1点46分，星期二二、可编程逻辑阵列PLA从前面的介绍可知，ROM的地址译码器采用全译码方式，n个地址码可选中2n个不同的存储单元。而且，地址码与存储单元有一一对应的关系，因此，即使有多个存锗单元所存放的内容完全相同也必须重复存放，无法节省这些单元。从实

19、现逻辑函数的角度看，ROM的“与”阵列固定地产生n个输入变量的全部最小项。而对于大多数逻辑函数而言，并不需要使用全部最小项，有许多最小项是无用的，尤其对于包含约束条件的逻辑函数，许多最小项是不可能出现的。因此，ROM的“与”阵列不能获得充分利用而造成硬件浪费，使得芯片面积的利用率不高。为了解决此问题，在ROM的基础上出现了一种“与”阵列和“或”阵列均可编程的逻辑器件，即可编程逻辑阵列PLA(Programmable Logic Array)。第39页，共60页，2022年，5月20日，1点46分，星期二（一）、PLA的逻辑结构PLA的逻辑结构与ROM类似，也是由一个“与”阵列和一个“或”阵列构

20、成。所不同的是它的“与”阵列和“或”阵列一样是可编程的。而且，n个输入变量的“与”阵列不再是产生2n个“与”项，而是有n个与门就提供n个“与”项，每个“与”项与哪些变量相关可由编程决定。“或”阵列通过编程可选择需要的“与”项相“或”，形成“与或”函数式。由PLA实现的“与或”函数式是最简“与或”表达式。第40页，共60页，2022年，5月20日，1点46分，星期二AND阵列可编程OR阵列可编程O2 O1 O0I2 I1 I0输出输入第41页，共60页，2022年，5月20日，1点46分，星期二PLA的存储容量不仅与输入变量个数和输出端个数有关，而且还和它的“与”项数(即与 门数)有关，其存储容

21、量用输入变量数(n)、与项数(p)、输出端数(m)来表示。如图6.11所示PLA的容量为383。目前常见的有容量为16488和14一968等PLA器件。 第42页，共60页，2022年，5月20日，1点46分，星期二 （二）、采用PLA进行逻辑设计采用PLA进行逻辑设计，可以十分有效地实现各种逻辑功能。相对ROM而言，PLA更灵活、更经济、结构更简单。用PLA设计组合逻辑电路时，一般首先将给定问题的逻辑函数按多输出逻辑函数的化简方法简化成最简“与或”表达式，然后，根据最简表达式中的不同“与”项以及各函数式的“与”项之和分别构成“与”阵列和“或”阵列，并画出阵列逻辑图即可。第43页，共60页，2

22、022年，5月20日，1点46分，星期二例3 用PLA实现三八译码器A2A1A00 0 0 只 =0Y00 0 1 只 =0Y11 1 1 只 =0Y7输出三八译码器真值表A2 A1 A0Y0 Y1 Y7A2A1A0A2A1A0第44页，共60页，2022年，5月20日，1点46分，星期二 例62 用PLA设计一个代码转换电路，将一位十进制数的8421BCD码转换成余3码。 解 设A，B，C，D表示8421BCD码的各位，W，X，Y，Z表示余3码的各位。可得转换电路的真值表如表6.2所列。第45页，共60页，2022年，5月20日，1点46分，星期二表6.2 一位十进制数的8421BCD码与余

23、3码的转换真值表A B C DW X Y ZA B C DW X Y Z0 0 0 00 0 1 11 0 0 01 0 1 10 0 0 10 1 0 01 0 0 11 1 0 00 0 1 00 1 0 11 0 1 0d d d d0 0 1 10 1 1 01 0 1 1d d d d0 1 0 00 1 1 11 1 0 0d d d d0 1 0 11 0 0 01 1 0 1d d d d0 1 1 01 0 0 11 1 1 0d d d d0 1 1 11 0 1 01 1 1 1d d d d第46页，共60页，2022年，5月20日，1点46分，星期二根据表6.2写出函

24、数表达式，并按照多输出函数化简法则用卡诺图进行化简后，可得如下最简“与或”表达式由此可见，全部输出函数只包含9个不同“与”项。所以，该代码转换电路可用一个容量为494的PLA实现，其阵列图如图6.12所示。第47页，共60页，2022年，5月20日，1点46分，星期二图 6.12 一位十进制数的8421BCD码转换 成余3码的PLA阵列逻辑图 第48页，共60页，2022年，5月20日，1点46分，星期二三、可编程阵列逻辑器件PALPAL器件的与阵列是可编程的，或阵列是固定的。 PAL(Programmable Array Logic)是在ROM和PLA的基础上发展起来的一种可编程逻辑器件。为

25、了能提供最高性能和最有效的结构，PAL力求既有规则的阵列结构，又能实现灵活多变的逻辑功能，同时编程简单，易于实现。它相对于ROM而言更灵活，且易于完成多种逻辑功能，同时又比PLA工艺简单，易于编程和实现。第49页，共60页，2022年，5月20日，1点46分，星期二图6.13 三输入三输出PAL的逻辑结构图第50页，共60页，2022年，5月20日，1点46分，星期二四、可编程通用阵列逻辑器件GALGAL(Generic Array Logic)器件是1985年由美国LATTICE公司开发并商品化的一种新型PLD器件。它是在PAL器件的基础上综合了E2ROM和CMOS技术发展起来的一种新型技术

26、。GAL器件比PAL功能更强、性能更优越，具有PAL器件所没有的可电擦除、可多次重新编程及可组态其结构的特点。这些特点形成了器件的可测试性和高可靠性，且具有更大的灵活性。第51页，共60页，2022年，5月20日，1点46分，星期二GAL器件按门阵列的可编程结构可分为两大类：一类是与PAL基本结构相似的普通型GAL器件，其与门阵列是可编程的，或门阵列是固定连接的，如20引脚的GAL16V8；另一类是与PLA器件相类似的新一代GAL器件，其与门阵列和或门阵列都是可编程的，如24引脚的GAL39V8便属于这一类器件。由于GAL的内部逻辑结构较为复杂。第52页，共60页，2022年，5月20日，1点46分，星期二7.4复杂的可编程逻辑器件CPLD一、CPLD的结构其特点是在系统可编程（ISP）。在系