南理工EDA2多功能数字钟设计实验报告(蒋立平)-优秀

1、EDAII实验报告一多功能数字钟设计EDAII实验报告-多功能数字钟学院专业:学生学号:指导老师:蒋立平交稿时间:2012年3月25日摘要本实验借助于quartusll软件设计一个多功能的数字时钟，具有24小时计时、星期显示、保持、清零、校分校时校星期、整点报时等基本功能，并在此基础上添加了闹钟、音乐闹钟、秒表等附加功能。同时，留有万年历的接口可以方便的进行扩展。.利用quartusll进行相应的设计、仿真、调试，最后下载至SmartSOPC实验系统上验证设计的正确性。关键词：多功能数字时钟，quartusll,计时，星期显示，整点报时，闹钟，秒表ABSTRACTThisexperimenti

2、stodesignamultifunctionaldigitalclockwithquartusII.Themultifunctionaldigitalclockhasvaritiesofthefunctionslike24-hourtimer,week,keeping,clearingzero,adjustingtimeandchimeonintegralhour.Italsoincludeadditionalfunctionssuchasalarmclock,stopwatchandsoon.Atthesametimes,itcanbeaddedcalendar.wedesignedand

3、simulatedwithquartusI.Finallydownloadedittotheexperimentplatformtotest.Keywords:multifunctionaldigitalclock,quartusI,time,week,chimeonintegralhour,alarmclock,stopwatch目录设计要求方案论证基本计时模块设计原理基本计时电路的设计脉冲发生电路的设计计时电路的设计闹钟电路的设计闹钟定时与计时校时校分复用电路闹钟定时分清零比较电路硬件电路音乐VHDL音乐电路闹钟音乐选择电路报时音乐选择电路33秒表电路的设计模100计数器秒表34切换模式电

4、路的设计多功能数字时钟的整体结构程序下载、仿真与调试实验总结与感想多功能数字钟设计设计要求设计一个基本的计时、计星期的数字时钟具体设计要求如下：能够进行正常的星期、时、分、秒的计时功能；由七个数码管显示，从左到右分别为时十位、时个位、分十位、分个位、秒十位、秒个位、星期；星期为1、2、3、4、5、6、8来表示周一到周日；计时电路的开关分配（1）k1是计时电路的使能开关（k1=0正常计时，k1=1时钟保持）；（2）k2是计时电路的清零/秒表清零/闹钟定时清零复用开关（在不同的模式显示下，k2=0时正常计，k2=1时清零）；（3）k3是计时电路的校分/闹钟电路定分复用开关（k3=0正常计时，k3=

5、1进行校分）；（4）k4是计时电路的校时/闹钟电路定时复用开关（k4=0正常计时，k4=1进行校时）；（5）k5是计时电路的校星期开关（k5二正常计时，k5=1进行校星期）；（6）k6为闹钟开关，k7、k8是基本计时电路、闹钟、秒表的显示选择开关（k8k7=00显示基本计时模式；k8k7=01显示闹钟，但闹钟的开关k6=1时闹钟才进入闹钟模式，即k7k8k6=011可以进行闹钟的定时，在这个显示下闹钟的音乐是欢乐颂，切换到其他的显示（且k6=1）如计时和秒表时闹钟的音乐就是友谊地久天长k8k7=10是秒表模式，其中k6k7k8=100秒表正常计时，k6k7k8=101秒表保持；k7k8=11是

6、万年历模式，留做扩展时使用）；1.2.4整点报时功能（当时钟计到59分53秒、55秒、7秒时报时频率为500hz,59秒报时频率为1Khz）；1.2.5闹钟及音乐闹钟功能k6k7=01X闹钟模式中可以进行定时和音乐切换，本系统中有两首音乐，一首是通过原理图实现的，另一首是通过VHDL语言实现的;EDAII实验报告一多功能数字钟设计EDAII实验报告一多功能数字钟设计- - -秒表功能秒表由分十位、分个位、秒十位、秒个位、分秒十位、分秒个位组成，分秒为模100的计数器工作于lOOhz频率，秒位和分位均为模60的计数器；万年历功能由于时间问题并未将万年历实现，但是当时在进行电路设计时就考虑到要预留

7、出必要的接口，方便以后的扩展。方案论证多功能数字时钟的整体框图如图由脉冲发生电路产生数字钟所需的各种频率。根据要求设计出基本计时、秒表和闹钟，各部分通过模式选择开关进行切换。其中，基本计时部分设计校分校时保持、校星期、报时和清零等电路。秒表设计清零和保持电路。闹钟设计定时、音乐电路。最后报时、音乐闹钟电路通过蜂鸣器输出，基本计时、秒表、闹钟电路在数码管动态显示。klkKt鸣报时消颤开关译码显总基本计时电路闹钟电路定时秒表电歸校星期校分校时保持淸零电路保持脉冲发生电路基本计时电路原理通过分频电路来构成脉冲发生电路，将实验箱48Mhz分成基本计时电路所需的各种脉冲。基本计时电路由模60、模24和模

8、7计数器组成。由脉冲发生器产生1hz的信号来计时。报时电路检测计时电路的小时、分钟，当时间为59分53秒、55秒、57秒时以500hz的频率驱动蜂鸣器，59秒时以1Khz的频率驱动蜂鸣器。时、分、秒的十位和个位、星期通过译码显示电路动态显示。用校时校分保持电路、校星期电路和清零电路来控制基本计时电路。秒表电路原理脉冲发生电路为秒表电路提供100hz的频率以驱动其分秒位。秒表由模100计数器和模60计数器组成分秒位、秒位和分位。用清零、保持电路来控制秒表电路。闹钟电路原理脉冲发生电路提供闹钟电路所需的各种频率。闹钟电路由模60计数器和模计数器组成分位和时位。通过闹钟里的比较器电路比较设定的时间和

9、计时电路里的当前时间是否相同来决定是否触发音乐电路使得蜂鸣器响。数字时钟子模块的设计基本计时电路的设计脉冲发生电路的设计通过分频电路将实验箱的48Mhz分成lhz（为基本计时电路提供时钟），2hz快速校星期、校时、校分，500hz、1Khz为报时电路提供脉冲。1）2分频电路由D触发器来实现2分频电路仿真结果：3分频电路2)由74160构成模3计数器实现3分频电路仿真结果：3)8分频电路2分频电路进行封装：由3个2分频电路级联实现8分频电路仿真结果：NaJTiePS10.0nsi20.0nsi30?ns409砖17.4ns17.-1nsdivSiA0iiiiiiiii1iiiiiiiiiiiid

10、iv8oA1i1r0a1（4）24分频电路由3分频和8分频电路级联实现24分频电路instinstldiv24idiv24oUSlELUL血斤piidiv3idiv3odiv8idiv8o仿真结果：3ps10.0ns20.0ns30.0ns40.0ns10.0ns_J5）10分频电路0in?DR2aiytOoinC：10汨亍氏j亍LDNA.divlOiins|2.COUNTERLjn.o;NOTj、divlOo:divlQiINPUTW60a:AMDSBQACQBDQCENTQDENPRCOCLRNCLK由74160构成模10计数器实现10分频，0、1、2、3、4输出1,5、6、7、8、9输出

11、0，实现1:1的占空比。卡诺图为：所得表达式为：仿真结果：1帖-1PSnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnr10.0ILS20.0ns30.0ns40.0ns(6)1000分频电路由3个10分频的电路级联实现1000分频的电路仿真结果：PS10.Cns20.Cns30.Cns40.ns50.Cns60.Cns输入周期为20ps输出周期为20ns,1000分频，占空比1：17）脉冲发生电路仿真结果：由于仿真周期的限制，只用2ps代替48Mhz，图中读出lKhz的周期96ns,500hz为192ns。脉冲发生电路进行封装：计时电路的设计（1）模60计

12、数器en|.PTjelk；ciijcEijauTPur|out:iOIIHIL_|41ijaiJTPijT|、a-4./i模60计数器由两片74160组成，前面一片为秒或分的个位，后面一片为秒或分的十位。74160为模10计数器，从0000-1001。后面一片通过在0101置数实现从0000-0101。仿真结果：qh、ql分别表示模60计数器的十位和个位，在59处有个进位脉冲模60计数器进行封装：m60Lenoutelkql4.1chqh4.,1cl2inst口2）模24计数器ellI)_站廿|qh4.i?en|：OUTPUT|：.curtL模24计数器由两片74160组成，前后两片分别表示个

13、位和十位。并且通过qh2、ql2、ql1、en相与非完成置数和进位。仿真结果：qh、ql分别表示模24的十位和个位，在23处有个进位脉冲模24计数器进行封装：3）模8计数器酹号.竝74160LDNABQACQBDQCENTQDENPRCOCLRNCLKhnstCOUNTER模8计数器由一片74160组成，用了两次置数分别是在0110处置成1000,1000处置成0001。卡诺图为：所得表达式为：QDQCQB仿真结果：ILiirit!Vfll11PA+0ps10.0ns80.0ns0clrxqA0AlmuSiA0_/2qlA0i_z3A0_z4A1_/5q也A1厂T-模8计数器进行封装：4）星期

14、计时器：星期计时器：motnnoBiXdkXclrxqinstecCmq2gq4星期计时器由模8计数器组成仿真结果：xq4、xq3、xq2、xq1分别表示从高位到低位，可以看出图中有两个周期从0001到0110，再跳到1000，再跳回0001.5）报时电路fengmingKOhzH4linstl1instIOIKhz.潦iiz.mst12r秽二诈二j隹帀用两mh3；:X.mfi1I；：；:X.fb3.；二；X.fb1.：；:X.fl1.XinstS；:mslS仿真结果：fh3、fh1、fl4、fl1、mh3、mh1、ml分别表示分十位第2位，分十位的第4位分个位的第1位，分个位的第4位，秒十位

15、的第2位，秒十位的第4位，秒个位图中表示59分59秒，报时输出确是跟着lKhz同步。（6）计时电路enoutelkql4-1Cl1qh4.1c2enoutelkql4-1Cl1qh4.1c!2elkql4.1cl1qh4.1cl2outenxqj&qelkkxsjxqiclrxqirtst7模60计数器分别表示秒位和分位，模24计数器表示十位计数器仿真结果：0X12X03X05X09X03X4X5X0X1XIXIXEXlXZXIXIXIXEXZDCDCIDdXDCZXIXIXIXIXIXIXIDCDCDCZXIXIXIXIXIXIXEXZXjJnnnnnxq、sh、sl、fh、fl、mh、ml

16、分别表示星期、时十位、时个位、分十位、分个位、秒十位、秒个位baoshi表示报时信号。为了能够看到23:59:59,500hz、1Khz设为1hz的1倍和2倍，但不影响仿真的结果。可以看出计时是正确的，同时在59分53秒、55秒、57秒为500hz报时，59秒为lKhz报时。计时电路进行封装：7）译码显示电路8421DIG0SLSHMLMHHLHHwe024选4MUX8421显示-BCD译码器.7447-DIG0DIG1DIG2DIG3DIG4DIG5DIG6DIG7abcdefgDIG1DIG2DIG3A2A1A0译码器CLK2V1PF4.11讪4.1enoutelkql4.1Cl1qh4.

17、1c2elkql4.1Cl1qh4.1cl2outen仿真结果：nzs、nzf分别表示定时和定分，nzjsh、nzjsl、nzjfh、nzjfl分别表示闹钟时十位、时个位、分十位和分个位。闹钟定时分清零电路进行封装：nzjsfqingnzclrnzjsl4.1nzfnzjfl4.12hznzjsh4.1nzsnzjfh4.1inst比较电路曲4g4HfhiT屆帀贰可巴芝喉ih2:bihiij屆恬3fi47FK曲|习歸.JCNOR廡戈乜5亍嗨.-y|7；_嗣J1爲XQXQ:汽負x脚O4DRx.mi.?.NQRx喃总O4DRx喃MA-2iA2iA5iAi：r:辰购：1:A5i比较电路由异或非门和与

18、门组成比较电路封装：bijiaodl-jsfl4.1bjjgjsfh4.1jssl4.,1jssh4.1nzfl41nzfh411nzsl4.11nzsh4.1Iinist硬件电路音乐1）模32计数器模32计数器由两片74161组成，为了输出5位的二进制码。因此，选用74161而不用74160。仿真结果：NanieValue18.03*lmo32iU1参1qU2ps40.0ns-18.025ns-rLm-RaaaaannRaaaaonnRaaaaannRaaam80.0ns120.0ns160.0ns200.0ns240.0ns280.0ns322)5-32译码器X-*Y1QNA1Y11N01

19、Y12NA2Y13NIB2Y2QNG1N21NG2NY22NY23N7413SYONAY1N0Y2NCY3NG1Y4NG2ANY5NG2BNY6NY7Naoiwr-=：=-诃rr-r-.-ir-.-T*.-r-.-i-Jrr-.-i_a.rrr-r-.-i-r-.-T*.-r-.-i卍口1旳厂YONAY1N0Y2NC3NG1Y4NG2AKIY5NGSNY6NY7NYONAY1N0Y2NCY3NG1Y4NG2ANY5NG2BNYENY7NYONAY1NBY2NCY3NS1Y4NG2ANY5NG2IBNY6NY7NKottur-KGTPJT-jcorptir-KGTPJT-KGTPJTKOTPJT

20、-5-32译码器由一片74139和四片74138组成，74139的B1A1为5-32译码器的高两位。得到的结果取非作为四片74138的是使能信号，74138的三位从高到低为5-32译码器的低三位。最后将译码器信号取非输出。仿真结果：3）硬件音乐电路硬件音乐电路第一部分硬件音乐电路第一部分进行封装：硬件音乐电路第二部分inst.huanleslhuanlesl1!0i1i2H3i4!-5!6!250hz!一500hz1Khzs一2Khzinstinst-5125hzNDS125I1ZXV.125hzX.二.m；:3.X二二sss:.125hz；+：ffWhzri25tainstiE硬件音乐电路第

21、二部分进行封装：1insthuanles2huanlesl21112131415125hz250hz500hz硬件音乐电路第三部分硬件音乐电路第三部分进行封装：硬件音乐电路第四部分进行封装：huanles424huanles1425282728293031125hz250hz500hzinst；.不同的音乐是由不同频率的音频信号产生的。首先从分频器得到不同音符对应的不同频率；其次由译码器来实现不同音符的顺序驱动蜂鸣器；最后让闹钟声不断的循环直到闹钟结束为止。因为硬件电路实现音乐功能有些复杂，故选择比较简单的音乐来搭。硬件电路四个部分综合;汶ezrr.ruania&i.grifeg；巧usnle

22、sjSJsnfesi:huan应125CTX:押-yn.xiyl3.个se.14IBIlzU052Khzi.r1e.u1310上=910平9口孕9讥护“=911*2”=91气5”=911平”=9912屈39卩9和仿真结果：mnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnrnRRnRRnnRmRnRmRnnmmRnRRnnmnmnmmmmRnmmnmnmmmmRnmmiiiiimiiniiiniimiiniiiniimimiimiiniiiniimiiniiiniimiiniimimiiiniimimuiniimiiniiiniinuiniimiinuinii

23、miniiiniiiniiiniiiiiiinuiniiniiiniiinirmminnjinmuniimmnnmrLjniimmnirmrLjmimrmjimorLjniirmmnnjnwmrnnii3.2.5VHDL音乐电路ParameterValueL5B1110111100101000L6B1101010100010001M1B1011001100100111M2B1001111110100000M3B1000111000110010M5B0111011110010100M6BT)110101010001001H1B0101100110101100TIME12000000songiel

24、kbeepinst3.2.6闹钟音乐选择电路song.:43Mfizk*hzirist:kxyinyue-TP=T|、nzyinyuehuanlesong.4&WhzParameterValueL5BH10111100101000L6B110W10100010001M1BlonoonooioourM2B1OO111111O10Q0OO,M3B1000111000110010M5BO111011110010100M6Bl,0110101010001001,H1B0101100110101100TIME120000004SMhzhuanlesoinst2当kxyinyue=1时选择huanleso

25、ng这首音乐，这首音乐是通过硬件电路来实现的。当kxyinyue=0时选择song这首音乐，这首音乐是用VHDL语言写的。报时音乐选择电路报时音乐选择电路进行封装：:baoshioryingyuebaoshifengnningHbjjg:yinyueinst3.3秒表电路的设计模100计数器1qh(41BQACQBDQCEMTQDENPRCOCLRNCLKBQA0QBDQCENTQDENPRCOCLRNCLK-：J；-：0Jis1-S2Lsiu3sh1J8田siu13田fhu18田flu23田mh1J28ml1J33田xqu38田wuu43田nzshu480nisi1J53田nzhu58田nz

26、flu63田mtiEhu68+1nib1u73+1mbmh1J78田mbmlu83田mtifmhu88田mbfmlu0ps80.0ns160.0ns240.0ns320.0ns400.0ns480.0nsiiiiii16.675nsJ田wnnlhU田wnriSlU98103108113118123128C133G/138C143G/148C153J158C163G/168+wnylU田wnyh田wnnl1U02田wm-qlU田wm-qhUsho、slo、fho、flo、mho、mlo、xqo、wuo分别表示实验箱上从左到右的八个数码管，sh、sl、fh、fl、mh、ml、xq、wu分别表示计时

27、模式下的时十位、时个位、分十位、分个位、秒十位、秒个位、星期，最后一位显示零，后面的闹钟、秒表模式下没有具体意义时均显示零；nzsh、nzsl、nzfh、nzfl分别表示闹钟模式下的时十位、时个位、分十位、分个位；mbfh、mbfl、mbmh、mbml、mbfmh、mbfml分别表示秒表分十位、分个位、秒十位、秒个位、分秒十位、分秒个位；wnn2h、wnn2l、wnn1h、wnn1l、wnyh、wnyl、wnrqh、wnrql分别表示万年历的年的四位、月的两位、日的两位。由图可以看出通过sls2的值来选择数字时钟的显示模式，当s2s1=0时，输出为计时的时十位、时个位、分十位、分个位、秒十位、

28、秒个位、星期、零；当s2s1=1时，输出为闹钟的时十位、时个位、分十位、分个位，其他位为零；当s2s1=2时，输出为秒表的分十位、分个位、秒十位、秒个位、分秒十位、分秒个位，其他的输出零；当s2s1=3时，输出为万年历的年的四位、月的两位、日的两位。从图中可以看出电路是正确的。多功能数字时钟的整体结构仿真用的电路图：74匕yonAYINBY2NCY3NG1Y4NG2ANY5NG2BNY5NY7N-O、一A2=216P_L1XP_L16pOwt呻m.X忌ItXZ-5U.EnHMe=le-mh.ihHMIl.wuqulIT.三mqiwIT兰UJqEsiEtl.iUMUJE=L一旦IL;土EMuz.

29、IL.SLbxu.uS-MIr.MUcl.iuSEZ-E号曰Ba仿真用的电路图与原电路图只是将脉冲发生器直接换成1hz、2hz、500hz、1000hz的输入，并加将译码电路的输入端作为输出。仿真结果：kbao表示时钟保持,kclri表示计时电路的清零/秒表清零/闹钟定时清零,kfi表示计时电路的校分/闹钟电路定分,ksi表示计时电路的校时/闹钟电路定时,kxqi表示计时电路的校星期,kl表示闹钟,k3k2表示显示选择,en表示数码管的使能端，led表示七段LEDfsh、fsl、ffh、ffl、fmh、fml、fxq、fwu分另I表示从左到右的8个数码管fengming表示蜂鸣器。4t：Mhz

30、rl_z-4MEz-8z-910聆11聆12O13C22C30C35C40C45C50C55C60C65衿TOkbaoikclri图中的仿真结果表示数字时钟的保持功能正常NameValu.17.8.10lhzU1聆12hzU012500hzU0A3lKhzU11-448MhzU05kbaoi1J1kclriU0PTkfiU08ksiU019IcrqiU0聆10klU1111k：3U0P12k2U013enU1222ledir6430fshU00*35田fsl110寻40ftiU0鈕45fflU4寻50liiFmhU1彥55|jfmlU060SfwqU0650fwuU0470feng.110图中

31、的仿真结果表示数字时钟的清零功能正常图中的仿真结果表示数字时钟的闹钟功能正常NameYalu143.26ns143.4ns143.53ns143.67ns143.8ns143.94ns144.08ns144.21ns144.35ns144.48ns144.62niiiiiiiiiin17.8.lhzU1_a_a_a_a_R_a_a_a_a_a_a_a_a_a_a_a_a_a_a_a_a_a_a_a_a_a_r2hzU0AiiannnnnnnnnnnnnnnnmnnmnmnnMnnnnnnnnnnnnnnnmnnmnnmnmnnnnnnm12500hzU0A3lKhzU1448MhzU0畛5kb

32、aoiU11*6kclriU0kfiU08ksiU0A9kxqiU0号10klU1P11k3U012k2U013enU1222+iledU6430SfshU00350slU00寻40SIlU03彥45tflU4X1看50田fmhU13X4X5X0看55田mlU0CZXZXZDCDCDCIXDECDCIXZXZXIX1DCDZXZX1DCIXZXZXZX!DCDCIDCDC1DCDZIXZXZXZDC!2B0wqU0dXEXZXIXZXIXIXEXZXIXEXZXIXIXIXIXIXIXlXIXIXIXIXIXZXZXIXIXIXIXIXIXlXI看65+jfwuU00妙TDfeng.U0图中的

33、仿真结果表示校星期和计时功能正常NameValue0fJps80.0ns-1PS3lKhz1448Mhz5kb&oikclrikfi8ksikxqi1*10kl11k312k213Sen参空led30田fsh35田fsl参40Sffh45田ffl501fmh参55国fml60田fxq65+jfwulhz2hz500hiUIUIuI图中的仿真结果表示校时校分/定时功能正常99.64ns99.71ns99.T8ns99.85ns99.91ns99.98ns100.05ns100.12ns100.19ns100.25ns10111111iiinnnnnnnnnnmonmmommnnnnnnnnnnn

34、nnnnmmmonmmonnnnnnnnnnrnnnnnnnnnnnMnMnnnnnnnnnnnnmRnnnnnmRMRnMRnnnnnmmRmmmnnnnnMnnnnnnn64妙:凶遨64:饵洗匸64色:淀；匸64如撐;歟64一:妙一64一逍:一B4)4ex64600045901X2；(3)：4X5X6XTX8X9X000图中的仿真结果表示秒表的计时和保持功能正常多功能数字时钟的总电路：|iwdi1SMTZrmaoangnii&Hdi!X.-；*fiMrr.vemiaooaotn(4.ltWf4.1l171(4.11rrt14.1lVIabiiSodTG1G2ANG2BNnzfrctfilr

35、zffOJ8SJSTOdO&niblhvhwe4S)erf?01iizi*ia*r)i*,;n=*=inz呻1socrtzm(411ikmz*(t110W4J1ksa(4.1)&aH4.1eaow(4idroaosni2hz10300KsaoiKcirokclriMOMl啟V&KxqlKCQOnzclrnz)r(41nzfnzlfR.il2TEnzisrft.llrasnz|s|*.ll=*I：器“:.p.昨：:.2：眄1istf-i-ilISSPU11lssrf4.iinzn4.inzr(4.irES(4.1nz(X.1OTDTbW三三Until7-二岂吉兰=L兰咅负胃右厨奉msmXesee

36、s2-2-tt=S-J-程序下载、仿真与调试编译好的程序经过管脚设定后即可下载到FPGA芯片进行调试。管教设定如下：实验总结与感想6.1实验出现的问题小结1.quartusII软件、VHDL语言去年的暑假我已经自学过了，当时也做过几个实验，不过都是电脑仿真，没有真正下载到实验板上进行调试。EDA实验之前,我用周末的时间做好了数字时钟的基本计时功能，当时数字钟已有计时功能、整点报时和星期显示，且仿真结果均正确。但是，周二第一次将程序下到实验箱的时候。结果却是错的，出现不按照正确的顺序计时。不过，倒是可以通过实验结果找出可能出现错误的地方。这是让我觉得收获很大的经验。计时时，数码管是可以比较正确显示数字的，