电子学习光盘芯片2ttl电路

1、编辑本段 TTL 电路介绍TTL 电路是晶体管-晶体辑电路的英文缩写（Transister-Transister-Logic ），是数字集成电路的一大门类。它采极型工艺制造，具有高速度和品种多等特点。 从六十年发成功第一代产品以来现有以下几代产品。第一代 TTL 包括 SN54/74 系列，（其中 54 系列工作温度为-55+125，74 系列工作温度为 0+75) ，低功耗系列简称 lttl，高速系列简称 HTTL。第二代 TTL 包括箝位系列（STTL)和低功耗系列（LSTTL）。第三代为采用等平面工艺制造的先进的 STTL(ASTTL)和先进的低功耗STTL（ALSTTL）。由于 LST

2、TL 和 ALSTTL 的电路延时功耗积较小，STTL 和 ASTTL 速度很快，因此获得了广泛的应用。各类 TTL 门电路的基本性能：编辑本段 TTL 电路分类电路类型 TTL 数字集成电路约有 400 多个品种，大致可以分为以下几类：门电路译/驱动器触发器TTL 电路介绍 TTL 电路分类特性曲线电压传输特性TTL 电路目录计数器移位寄存器单稳、双稳电路和多谐振荡器加法器、乘法器奇偶校验器码制转换器线驱动器/线多路开关器编辑本段特性曲线电压传输特性TTL 与非门电压传输特性 LSTTL 与非门电压传输特性瞬态特性 由于寄生电容和晶体管载流子的出波形如 右。存在四个时间常数 td,tf,ts

3、 和 tr。延迟时间 td下降时间 tf时间 ts上升时间 tr基本单元“与非门”常用电路形式四管单元 五管单元 六管单元主要封装形式双列直插扁平封装效应的存在，输入和输TTL 反相器工作原理，请参照数字电子技术基础第四版 高等教育，电子教研室 主编的 P53 页电路图1、当 Vi=Ve1=0.2v 时 T1 导通，这时 Vb1 被钳制到 0.2+0.7=0.9v，由于 T1 导通，故 Vb2=Ve1=Vi=0.2v,由于 Vb20.7v，所以 T2 导通，侧 Ve2=Vb4=3.6v-0.7v=2.9v,Vb40.7v,所以 T4 导通，由于 T2 的导通导致 T3 的基极 Vb3 被钳制到

4、 0V，所以 T3 截止；所以 Vo 输出为低电平。另外由于 T4 的导通，并且发射极接地，反过来有影响到 T4 的基极被钳制到 Vb4=0v+0.7v=0.7v,同样 T2 导通所以 T2 的基极 Vb2=Vb4+0.7v=1.4v,再同样 T1 导通 Ve1=vb2=1.4v,Vb1=Ve1+0.7v=2.1v。S 电路和区别和TTL 电路是晶体管-晶体辑电路的英文缩写（Transister-Transister-Logic），是数字集成电路的一大门类。它采极型工艺制造，具有高速度低功耗和品种多等特点。CMOS 是:金属-氧化物-半导体(Metal-Oxide-Semiconductor)

5、结构的晶体管简称 MOS 晶体管，有 P型 MOS 管和 N 型 MOS 管之分。由MOS 管的集成电路称为 MOS 集成电路，而由 PMOS 管和 NMOS 管共同的互补型 MOS集成电路即为 CMOS-IC（Complementary MOSegrated Circuit）。CMOS 集成电路的性能特点：微功耗CMOS 电路的单门静态功耗在毫微瓦（nw）数量级。高噪声容限CMOS 电路的噪声容限一般在 40%电源电压以上。宽工作电压范围CMOS 电路的电源电压一般为 1.518 伏。高逻辑摆幅CMOS 电路输出高、低电平的幅度达到全电为 VDD，逻辑“0”为 VSS。高输入阻抗-CMOS

6、电路的输入阻抗大于 108,一般可达 1010。出能力-CMOS 电路的扇出能力大于 50。低输入电容-CMOS 电路的输入电容一般不大于 5PF。宽工作温度范围陶瓷封装的 CMOS 电路工作温度范围为- 55 0C 125 0C；塑封的 CMOS 电路为 40 0C 85 0C。1、TTL 电平：2.4V,输出低电平=2.0V，输入低电平=0.8V，噪声容限是 0.4V。2、CMOS 电平：1 逻辑电平电压接近于电源电压，0 逻辑电平接近于 0V。而且具有很宽的噪声容限。TTL 和 COMS 电路比较：1）TTL 电路是电流控制器件，而 coms 电路是电压控制器件。2）TTL 电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS 电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS 电路本身的功耗与输入信号的脉冲频率有关，频率越高，集越热，这是正常现象。3）COMS 电路的锁定效应：COMS 电路由于输入太大的电流，的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS 的电流能达到 40mA 以上，很容易烧毁。防御措施：在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。的电源输入端加去耦电路，防止 VDD 端出现瞬间的高压。在 VDD