基于FPGA的数字化电源控制器的研究

1、目录 TOC o 1-5 h z HYPERLINK l bookmark2 o Current Document 第一章 绪论 1 HYPERLINK l bookmark4 o Current Document 电源数字控制技术的发展 1 HYPERLINK l bookmark6 o Current Document 可编程逻辑器件的发展及其特点 1 HYPERLINK l bookmark8 o Current Document 第二章FPGA数字系统设计技术2 HYPERLINK l bookmark10 o Current Document 数字系统设计理论概述 2 HYPERLI

2、NK l bookmark12 o Current Document 数字系统的基本模型 2 HYPERLINK l bookmark14 o Current Document 数字系统的设计方法 4 HYPERLINK l bookmark16 o Current Document 第三章FPGA的设计流程6 HYPERLINK l bookmark18 o Current Document FPGA工作原理、设计方法介绍 6FPGA基本原理 6 HYPERLINK l bookmark20 o Current Document 第四章 硬件描述语言 VHDL 11 HYPERLINK l

3、bookmark22 o Current Document 第五章 电路模块设计 12 HYPERLINK l bookmark24 o Current Document 控制器供电 12时钟模块 13 HYPERLINK l bookmark26 o Current Document 通信接口电路 14配置电路 14 HYPERLINK l bookmark28 o Current Document 第六章 实验验证 16 HYPERLINK l bookmark30 o Current Document 软件的开发环境 16 HYPERLINK l bookmark32 o Current

4、 Document 控制器整体功能验证 17 HYPERLINK l bookmark34 o Current Document 6.4 系统闭环实验波形 17 HYPERLINK l bookmark36 o Current Document 总结 20 HYPERLINK l bookmark38 o Current Document 参考文献 21 HYPERLINK l bookmark40 o Current Document 致谢 23基于FPGA的数字化电源控制器的研究 第一章绪论1.1电源数字控制技术的发展当今电力电子技术已经取得了飞速的发展， 电力电子电路的控制旨在实现高 频

5、开关的计算机控制，并向着更高频率、更低损耗和全数字化的方向发展，从而 使其应用范围也从传统的工业、交通、电力等部门扩大到信息、通信、家用电器 等各个领域，产生了显著的经济效益。现场可编程门阵列器件(FieldProgrammable Gate Arrays)是近年来崭露头角的一类新型集成电路，它具有简 洁、经济、高速度、低功耗等优势，又具有全集成化、适用性强，便于开发和维 护(升级)等显著优点。这些特点顺应了电力电子电路的日趋高频化和复杂化发展 的需要，在越来越多的领域中 FPAGI到了日益广泛的发展和应用。PWI技术在 电力、电子、工业控制以及机械设备制造等很多行业的得到了重视，其实现方法也

6、不断地被改进和发展，目前PwMi术已经成为控制技术领域的一个热点，具有广阔的应用前景和很大的市场价值。 而在这些应用领域和产品设计当中， 一个共 同的也是比较关键的问题就是一一如何产生所需的高质量高稳定度的各种各样 的PWMH号，因此，研究PWMe生器的设计方法无论从基础理论的发展，还是产品性能的提高等实际应用都有着非常重要的意义 2 o1.2可编程逻辑器件的发展及其特点随着微电子的发展，高速度、高集成度的现场可编程门阵列(FPGA)与数字化 控制技术的结合成为数字化控制系统发展的必然趋势。结合数字控制优点及 FPGA长处，本文提出一种基于FPGA勺开关电源数字化控制系统方案，并完成了 设计仿

7、真以及实验验证。将开关电源控制器集成在一片FPGA芯片上，一方面提高了控制芯片的工作效率，另一方面减少控制芯片的外围分立元件，从而达到提 高系统工作可靠性，增强系统的灵活性、适应性，减少PCB面积、降低成本。基于FPGA勺灵活性和可任意配置特性，本系统中各个功能模块通过单独配 置，可以作为独立模块下载到芯片中使用， 具有很强的通用性；当需要系统升级 或者系统功能扩展时，只需将现有系统移植到更高级的FPGA芯片，并加入需要的功能模块即可，因此具有很强的移植性。第二章FPGA数字系统设计技术2.1数字系统设计理论概述电子技术的发展，特别是专用集成电路（ASIC）设计技术的日益进步和完善， 推动了数

8、字系统设计的迅猛发展。其经历了从分立元件、小规模集成电路（SSI）、 中规模集成电路（MSI）、大规模集成电路（LSI）到超大规模集成电路（VLSI）的 发展过程o数字系统是对离散形式的数字信息进行存储、传输、处理的逻辑子系统的集 合物。通常把门电路、触发器等称为逻辑器件。将由逻辑器件构成，能执行某单 一功能的电路，如计数器、译码器、加法器等，称为逻辑功能部件，把由逻辑功 能部件组成的能实现复杂功能的数字电路称为数字系统。复杂的数字系统可以分割成若干个子系统，例如计算机就是一个内部结构相当复杂的数字系统。不论数字系统的复杂程度如何，规模大小怎样，就其实质而言皆为逻辑问题，从组成上 说，是由许多

9、能够进行各种逻辑操作的功能部件组成的，各种功能部件之间有机 配合，协同工作。这类功能部件，可以是小规模集成电路 （SSI）部件，也可以是 各种MSI、LSI逻辑部件，甚至可以是 CPU芯片。2.1.1数字系统的基本模型数字系统的基本结构由输入部件、输出部件以及逻辑系统组成。逻辑系统由 存储、处理、控制三大子模块构成。存储部分和处理部分都是在控制部分的命令 下动作，属于执行部件。图2-1数字系统的基本结构如图2-1，存储和处理部件之间由传输线相互连接。存储部件获得信息，传 送到处理器进行加工处理，之后将处理过的信息又送回到存储电路存储， 当信息 被传送到处理器处理时，存储电路将保存并不断的提供信

10、息， 这种活动在数字电 路中是周期性发生的，系统控制单元对系统外部的输入、输出控制信号使本系统 能够与其他系统协调一致工作，其输入控制信号也可能是其他系统的输出控制信号，数字系统的基本结构表明，系统内部总是存在有反映由输入数据到输出数据 变化过程的数据流和控制信号变化过程的控制流。2.1.2数字系统的设计方法电子设计自动化(EDA)工具给电子设计带来了巨大变革，尤其是硬件描述语 言的出现和发展，解决了传统用电路原理图设计大系统工程时的诸多不便。对于 小的集成电路或者分立元件组成的电路， 可以采用传统的真值表、卡诺图、状态 方程组等方法进行设计。但是对于复杂的数字系统，其输入输出变量以及内部状

11、态变量很多，采用传统的设计方法很难实现，因此必须从系统的总体出发来描述 和设计。数字系统的设计通常有两种设计方法：一种是自底向上的设计方法；一种 是自顶向下的设计方法。自顶向下法自顶向下(TOP-DOWN是从抽象定义到具体实现，是从高层次到底层次逐步 求精的分层次、分模块的设计方法。其设计的具体步骤为：先根据系统总体功能 要求，进行系统功能级设计；之后按一定的标准将整个系统划分为多个子系统； 再将各个子系统划分成若干功能模块，针对各个功能模块进行逻辑级电路设计。 在此过程中需要特别注意对系统的划分， 如果划分的子系统过少，那么有些子系 统就会由于包含的功能模块太多，从而使得设计复杂不易实现，就

12、失去了模块化 设计的优点；如果系统划分过于仔细，将造成系统之间的连线过于复杂， 容易出 错。自低向上法自底向上的设计过程从最底层设计开始。根据系统的功能要求，通过对具体 的器件、逻辑部件进行相互连接、修改和扩大，构成所需要的系统。使用这种方 法进行数字系统的设计，在设计成本和开发周期方面都优于自顶向下法，但是由于设计是从底层开始，因此其系统整体的最优性无法保证。自顶向下设计法能够得到设计需求的最优结果，但设计产生逻辑级电路的功 能往往是不标准的，因此该方法在设计定制电路中较多用。自低向上的设计法是 基于已有器件或者设计分析来分解的， 虽然未必能使整体设计达到最优，但该设 计方法可以最大限度的利

13、用己有设计成果(如宏单元等)，减小设计开销，缩短 开发周期，具有良好的经济性，多用于基于现有芯片的设计中。比较以上所述两种设计方法，其各有优缺点，设计者可以根据自己的具体情 况，权衡利弊，选一种适合自己的设计方法 0子系统的划分称为数字系统的初步设计， 然而对子系统的划分，不能过多但 也不能太少，因此对其进行划分要遵循一定的原则。对设计的总体任务进行清楚的描述，找出对要解决问题更简洁、清楚的 描述；各子系统所要完成的功能清楚、明确，是否可以再划分；各个子系统之间逻辑与控制关系明确；控制部分与被控部分之间的控制关系明确。第三章FPGA的设计流程FPGA工作原理、设计方法介绍FPGA基本原理FPG

14、A是英文Field Programmable Gate Arras的缩写，即现场可编程门阵列，它是在PAL (Programmable Array Logic ，可编程阵列逻辑器件)、GAL (Generic Array Logic，可编程通用阵列逻辑器件)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 (Applicati on Specific In tegrated Circuit ，ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足， 又克服了原有可编程器件门电路数有限的缺点 。目前大多数FPGA是基于查找表(Look-up table，LUT)结构的，在FP

15、GA中多 使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1的RAM 当用户通过原理图或HDL语言描述了一个逻辑电路以后，CPLD/FPG开发软件会 自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。现场可编程门阵列(FPGA)属于可重构器件，其内部逻辑功能可以根据 需要任意设定。FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个新概 念，内部包括可配置逻辑模块 CLB(C on figurable Logic Block)、输出输入模块IOB(In

16、put Output Block)和内部连线(Interconnect) 三个部分。由于 FPGA勺集 成度非常大，一片FPGA少则几千个等效门，多则几万或几十万个等效门，所以 一片FPGA就可以实现非常复杂的逻辑、替代多块集成电路和分立元件组成的电 路。由于LUT主要适合SRAMT艺生产，所以目前大部分 FPGA都是基于SRAMT 艺的，而SRAMT艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置 芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。加电时，FPGA芯片将EPROI中数据读入片内编程RAM中，

17、配置完成后，FPG/进入工作状态。 掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA 的编程无须专用的FPGAS程器，只须用通用的EPROMPROI编程器即可。当需 要修改FPGA功能时，只需换一片EPRO即可。这样，同一片FPGA不同的编程 数据，可以产生不同的电路功能。用户可以根据不同的配置模式， 采用不同的编 程方式。FPGAt多种配置模式：并行主模式为一片 FPGA加一片EPRO的方式；主从 模式可以支持一片PRO编程多片FPGA串行模式可以采用串行PRO编程FPGA 外设模式可以将FPGA乍为微处理器的外设，由微处理器对其编程。FPGA借助于硬件描述

18、语言（HDL）来对系统进行设计，采用三个层次（行为描 述、RTL（Register Transmission Level，寄存器传输级）描述、门级描述）的硬 件描述和自上至下（从系统功能开始描述开始）的设计风格，能对三个层次的描述 进行混合仿真，从而可以方便地进行数字电路设计。一般来说，完整的FPGAS计流程包括电路设计与输入、功能仿真、综合、 综合后仿真、实现、布线后仿真与验证！板级仿真验证与调试等主要步骤，如 图 3-1 :基于FPGA的数字化电源控制器的研究图3-1 FPGA设计流程基于FPGA的数字化电源控制器的研究 电路设计与输入电路设计与设计输入是指通过某些规范的描述方式，以开发软

19、件要求的某种 形式表达出来，将设计者的电路构思输入给 EDA工具。输入有多种方式，可以原 理图输入，硬件描述语言输入，或是原理图和硬件描述语言相结合的混合输入。功能仿真(前仿真)电路设计完成后，要用专用的仿真工具对设计进行功能仿真，验证电路功能是否符合设计要求。综合优化综合是指设计输入之后从高层次系统行为设计向门级逻辑电路设计转化的 过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数 据格式(网表)优化是指对于上述综合生成的网表，按一定要求，如按面积最小 或是速度，根据布尔方程功能等效的原则，对逻辑进行化简，用更小更快的综合 结果代替一些复杂的单元，把逻辑描述转化为最适合

20、在器件中的实现形式，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。综合后仿真综合完成后需要检查综合结果是否与原设计一致， 做综合后仿真在仿真时， 把综合生成的标准延时文件反标注到综合仿真模型中去，可估计门延时带来的影 响综合后仿真虽然比功能仿真精确一些，但是只能估计门延时，不能估计线延 时设计的电路必须在布局布线前验证电路功能是否有效。实现与布局布线综合结果的本质是一些由与！或!非门，触发器，RAM等基本逻辑单元组成的 逻辑网表，它与芯片实际的配置情况还有较大差距此时应用FPGAT商提供的软 件工具，根据所选芯片的型号，将综合输出的逻辑网表适配到具体 FPGA器件上， 这个过程

21、叫实现布局是将己分割的逻辑小块放到器件内部逻辑资源的具体位置， 并使他们易于连线，且连线最少布线是利用器件的布线资源完成各功能模块之 间和反馈信号的连接同时提取有关延时参数，生成一个门级网表和用于下载到 FPGA勺文件。时序仿真与验证(后仿真)是利用在布局布线中获得的精确参数再次验证电路的时序。它是考虑了内部器件延时和联系延时的仿真，经过这次仿真，可以确保设计与实际电路基本一致板级仿真与验证在有些高速设计情况下还需要使用第三方的板级验证工具进行仿真与验证。调试与加载配置布线和后仿真完成之后，就可以开始把所生成的编程文件下载到FPG/中。总结：在设计过程中，任何仿真或验证步骤出现问题，就需要根据

22、错误的定位返回 到相应的步骤更改或者重新设计。基于FPGA的数字化电源控制器的研究第四章硬件描述语言VHDLFPGA勺设计一般都采用 HDL语言(Hardware Description Lan guage ，硬件 描述语言)。HDL语言的出现将硬件设计转化为软件设计。目前国际通行的HDL语言有两种：VHDL和VerilogHDL，这两种语言都已成为IEEE标准。VHDL语言 标准由美国军方制定，较适合于高层次的系统描述，语法结构相对比较严谨； VerilogHDL语言由民间公司开发，低层次的描述语法丰富，编程比较灵活。VHDL 程序设计有行为描述法和结构描述法9。行为描述法对设计人员的电路知

23、识要求 较少，设计工程师只要把电路的行为“描述，告诉”给EDAX具即可，具体电路结构由EDAX具生成。在资源利用率高，是需要求严格，电路性能复杂的设计中， 一般用结构描述法进行设计。采用VHDL语言设计综合的过程如下10:设计要求的定义；用VHDL语言进行设计描述(系统描述与代码设计);原代码模拟(前仿真或称为功能仿真)；设计综合、优化和设计的布局布线；布局、布线后的设计模块模拟(后仿真或称时序仿真)；器件编程。定义电路实体的外观：I/O 接口的规格一个完整的VHDL语言程序基本结构如图4-1所示。ENTITY定义区.描述电路内部的功能，说明 电路执行什么动作或功能ARCHITECTUR定 义

24、区包含进程或其他并行结构 VHDL设计基本单元配置选项| 描述选项，描述连接关系图4-1完整的VHDL语言程序基本结构基于FPGA的数字化电源控制器的研究 第五章电路模块设计在本设计中考虑了控制器某一范围内的通用性，既可以应用于各种材料表面处理设备中，又可以作为实验平台研究各种控制算法，因此在微控制器芯片选型 的时候要保证其有足够的资源，另外结合设计成本的考虑，本文选取Altera公司的Cyclone低成本EPIC12Q240C芯片为主控芯片。简化的FPGAS本由6部分 组成11，分别为可编程I/O单元、基本可编程逻辑单元、嵌入式块 RAM丰富的 布线资源、底层嵌入功能单元和内嵌专用硬核等，如

25、图5-1所示。,4L-fll r . fc-j QH) *二 !1 :HftILAN图5-1可编程逻辑器件的结构原理图由于FPGA配置的的灵活性，给控制器的硬件设计带来很大的方便，其 I/O 引脚可根据器件以及PCB布线的整体需要灵活配置，避免了布线错综交叉，因而 从板级设计上解决了一定的信号稳定性的问题 5.1控制器供电高速、工作电压低是FPGAS片的显著特点，由此决定了其工作噪声容限低, 因而对电源的纹波！时钟源的稳定性等诸多方面要求较高。本文供电电源电压为DC-5V而所选的FPGA主控芯片需要两路供电电压，工作电压 DC-3.3V,内核电 压为DC-1.5V。因此，在设计电路时需要将 D

26、C-5V分别转换为DC-3.3V和DC-5V 两路独立的电源供电，分别由 DC-DC线性低压差转换器1117-S3.3/S1.5完成。 电路设计如图5-2所示图5-2电源设计5.1.2时钟模块FPG/内部没有集成振荡器，无法提供系统工作时钟，因此必须外接晶振, 再通过FPGA内嵌锁相环提供系统工作时钟。YI1VCC4們心32ONDOUTA聖厶FKiA CLKIoy20M图5-3时钟模块设计本文所选用的主控芯片支持15.3MHz320MHZ勺时钟频率，因此，本文采用20M外部有源晶振，其电路原理图如上 5-3所示.5.1.3通信接口电路为了满足系统可操作性以及良好的人机交流， 因此需要通信桥梁即

27、对外接口, 本文选取R S -2 32作为整个系统与外界的沟通渠道。 R S-2 32串行通信接口 选用MAX232作为收发器，其电路如图5 -4 。图5-4 通信接口电路5.1.4配置电路Alter公司经过多年的发展，已经形成了一条比较齐全的FPGA产品线。在提供不同系列FPGAS片的同时，也提供各系列芯片的专用配置芯片。为满足新 出现器件的需求，Alter在保持传统配置方式的同时，又增加了很多配置方式， 如配置速度的提高！容量的增大以及远程升级等。根据FPGA在配置电路中角色的 不同，其配置数据可以使用3种方式载入到目标件中12,13:FPG/主动(Aetive)方式；FPGA被动(Pas

28、sive)方式;JTAG方 式.本文在硬件板上集AS配置和JTAG配置两种方式，JTAG用于在线测试等功 能，而AS方式用于系统实际运行时上电后 FPGA勺配置*图5-5-配置电路第六章实验验证6.1软件的开发环境目前市面上的FPGA和CPLD主要来自三家公司，分别为 Xilinx、Altera和 Lattice，其中Xilinx 和Altera占据了 FPGA市场的80%的份额。每家公司的 产品都有对应的开发环境，彼此互不兼容。ISE是一款针对Xilinx产品的集成 开发环境，它包含了新型SmartCompile技术，可以将实现的时间缩减 2.5倍， 并且ISE的具有界面友好、操作简单的特点

29、。ISE可以实现的主要功能包括设计 输入、综合、仿真、实现和下载，涵盖了FPGA开发的全部过程，是目前使用较为广泛的集成开发环境之一。ISE用户界面如下所示：* 1:程管厘区源文件编辑区过程管理区倍息显示区图6-1 ISE用户界面工程管理区提供了工程以及相关文件的显示和管理功能。源文件编辑区提供了源代码的编辑功能，支持硬件描述语言(HDL)和原理图输入。过程管理区该窗口显示的内容取决于工程管理区中选定的内容，包括设计的综合、仿真、实现和生成配置文件等。对文件进行了相应的处理后, /. 7-7刖面的突变就会显示处理的状态。信息显示区显示开发环境中的处理信息，如编译信息、警告信息和错误状态等。6.

30、2控制器整体功能验证6.4系统闭环实验波形本文采用220V交流输入，24V恒压输出，频率为12KHZ功率为300W的开 关电源作为实验平台，以设计的控制系统进行PI闭环调节控制，实验波形如下图：当系统接入5W负载时（负载电阻100欧姆），6.5ms后系统稳定恒压输出， 如图（12a）；突增负载为30W负载阻值为20欧姆）时，系统400ns稳定，恒压输出，如图（12b）; 电负载突降为5W （阻值迅速变为100欧姆）时，系统300ns稳定，恒压输出， 如图（12C）当负载缓慢变化时，电压恒定不变。实验可以看出，负载突增或突降，该闭环系统均会很快恢复恒压输出， 具有 很好的动态性和稳定性。由于FP

31、GA芯片具有较高的频率，同时寄存器的位数多（最大可以为128位）， 因此相对于其他的数字控制方式，系统的精度有所提高。本文分别采用DSPTMS320F2812和FPG/EPIC12Q240C两款芯片产生相同频率 100K和400K的PWM 波进行比较。DSPT MS320F2812芯片产生的PW啲精度分别为9位和7位，而 FPGA EPIC12Q24OCS片分别为12位和10位，精度提高了三位同时系统由硬 件实现，提高了系统的运行速度。总结信息技术的进步，推动了高性能开关电源的发展 由于大量非线性负载的存 在，使得用户对电源的性能和结构有了越来越高的标准和要求，输出电压畸变率小!动态响应速度快

32、以及工作可靠性高都是对开关电源的基本要求传统的模拟控制技术实现起来越来越困难，用数字控制技术取代模拟控制技术已经成为了一 个必然的发展趋势。本文从实际出发，对开关电源的数字化控制技术进行了系统 研究。以下是本文研究工作的概括总结：简要介绍了数字系统的基础理论，分析了数字系统的构成模型。概要介 绍了数字控制系统的设计方法，完成了器件的选择和相关开发环境和工具的选取。 简述了高精度数字PWM几种设计方式，重点分析了目前研究热点：刀 - DPWM 的设计原理,高精度DPW信号的生成原理。简要分析介绍了主拓扑结构及其控制方式，结合实际课题的需要，提出 了表面处理特种电源的全数字化控制方案，并完成了控制器软硬件的设计实现。实现了系统的闭环控制。本文采用 220V交流输入，24V恒压输出，频率为12KHZ功率为300w的开关电源作为实验平台，以设计的控制系统进行PI闭环调节控制