计算机接口原理定义

1、1计算机系统组成：计算机系统由硬件和软件两大部分组成。硬件是指物理上存在的各种设备，如显示器，机箱，键盘，鼠标，硬盘和打印机等， 是计算机进行工作的物质基础。软件是指在硬件系统上运行的各种程序，数据及有关资料。一个完整的计算机系统不仅应该具备齐全的基本硬件结构，还必须配备功能齐全的基 本软件系统，后者是为了充分发挥基本硬件结构中各部分的功能和方便用户使用计算机而编 制的各种程序，一般称为计算机的软件系统。微型计算机的特点和主要性能指标有那些除具有运算速度快、计算精度高、有记忆能力和逻辑判断能力、可自动连续工作等基本 特点以外，还具有功能强、可靠性高、价格低廉、结构灵活、适应性强、体积小、重量轻

2、、 功耗低、使用和维护方便等。微型计算机的性能指标与系统结构、指令系统、硬件组成、外部设备以及软件配备等有关。常用的微型计算机性能指标主要有：字长、主频、内存容量、指令数、基本指令执行时 间、可靠性、兼容性、性能价格比等。2系统总线的构成：系统总线是CPU与其他部件之间传送数据，地址和控制信息的公共通道。各个部件直接 用系统总线相连，信号通过总线相互传送。根据传送的内容的不同可分为如下3种总线：1 ):数据总线(data bus, DB)用于CPU与主存储器，CPU与I/O接口之间传送 数据。数据总线一般为双向总线，其宽度等于计算机的字长。2):地址总线(address bus, AB )用于

3、CPU访问主存储器和外部设备时传送相关的地 址信号，在计算机中，存储器，输入/输出设备等都有各自的地址，地址总线的宽度决定了CPU的寻址能力。3)控制总线(control bus, CB)用于传送或接受 CPU与主存储器及外部设备之间的控 制信号或状态信号。控制信号通过控制总线通往各个设备，使这些设备完成指定的操作。状态信号是各个设备发送到 CPU的信号。3不同进制之间的转换及带符号位的原码，反码，补码的表示及转换：计算机中的数据分为数值型数据和非数值型数据两类，前者用来表示数量的大小， 能够进行算术运算等处理操做，后者是字符编码，在计算机中用来描述某种特定的信息。数值数据经常用二进制、十进制

4、、八进制和十六进制；字符数据使用ASCII码；表示十进制数字用BCD码。十进制整数转为二进制数：除 2倒取整方法，十进制小数转为二进制数：乘 2顺取整方法十进制整数转为十六进制数 ：除16倒取余的方法十进制小数转为十六进制数：乘16顺取整的方法二进制到十进制：将二进制数按权展开即可二进制到八进制：将 3位二进制一组对应 1位八进制数码八进制到二进制：将 1位八进制数码对应 3位二进制数码十六进制与二进制间转换与八进制与二进制间转换类似，只是比例关系为1位十六进制数码对应4位二进制数码.原码：正数的符号位为 0,负数的符号位为1,原码表示的整数范围是-(2人(n-1) -1)+ (2A (n-1

5、) -1),八位二进制原码表示的范围是-127+127,十六位二进制原码的表示范围是-3276732767.。反码：对带符号数来说，正数的反码与其原码相同，负数的反码为其原码除符号位以外的各位按位取反。补码：正数的补码与其原码相同，负数的补码为其反码在最低位加1。补码表示的整数范围是-(2人(n-1)+ (2人(n-1) -1), 8进制补码的整数范围是 -128+127, 16进制补码的整 数范围是-32768+32767.典型微处理器典型微处理器的主要性能指标：1)主频，外频，倍频2)内存总线速度3)扩展总线速度4)地址总线宽度5)数据总线宽度6)高速缓存Intel8086微处理器的内，外

6、部结构特性：8086CPU具有 20条地址线，可直接寻址1MB 容量的内存空间，在访问 I/O端口时，使用地址线16条，最多可寻址64K 个I/O端口。8086微处理器是典型的16位微处理器，HMOS工艺制造，集成了 2.9万只晶体管，使用单 一的+5V电源，有16根数据线和20根地址线；通过其16位的内部数据通路与设置指令预 取队列的流水线结构结合起来而获得较高的性能。8086微处理器内部安排了两个逻辑单元，即执行部件EU和总线接口部件 BIU。EU主要负责指令译码、执行和数据运算，包括计算有效地址；BIU主要完成计算物理地址、从内存中取指令、实现指令规定的读 /写存储器或外部设备等信息传输

7、类操作8086CPU中的指令队列的作用是预取指令 ，其长度是 6字节CPU有14个内部寄存器，可分为 3大类：通用寄存器、控制寄存器和段寄存器。通用寄存器是一种面向寄存器的体系结构，操作数可以直接存放在这些寄存器中，既可减少访问存储器的次数，又可缩短程序的长度，提高了数据处理速度，占用内存空间少。控制寄存器包括指令指针寄存器IP和标志寄存器FLAG : IP用来指示当前指令在代码段的偏移位置；FLAG用于反映指令执行结果或控制指令执行的形式。为了实现寻址1MB存储器空间，8086CPU将1MB的存储空间分成若干个逻辑段进行管理，4个16位的段寄存器来存放每一个逻辑段的段起始地址。8086的标志

8、寄存器分为 6个 状态_标志位和 3个 捽制 标志位，它们各自的含义和 作用是什么？标志寄存器各标志位的含义和作用如下表：表2-1标志寄存器FLAG中标志位的含义和作用标志位含义作用CF进位标志CF=1,指令执行结果在最高位上产生一个进位或借位；CF=0,则无进位或借位产生PF奇偶标志PF=1,结果低8位含偶数个1; PF=0,表示结果低8位含奇数个1AF辅助进位标志AF=1 ,运算结果的低4位产生了一个进位或借位；AF=0 ,则无此进位或借位ZF零标志ZF=1 ,运算结果为零；ZF=0,则运算结果不为零SF符号标志SF=1 ,运算结果为负数；SF=0,则结果为正数OF溢出标志OF=1,带符号

9、数在进行运算时产生了溢出；OF=0,则无溢出TF陷阱标志TF=1 , 8086CPU处于单步工作方式； TF=0, 8086CPU正常执行程序IF中断允许标志IF=1 ,允许CPU接受外部从INTR引脚上发来的可屏蔽中断请求信号；IF=0 ,则禁止接受可屏蔽中断请求DF方向标志DF=1 ,字符串操作指令按递减的顺序对字符串进行处理；DF=0,字符串操作指令按递增的顺序进行处理8086的存储器采用 奇偶存储体 结构，数据在内存中的存放规定是低字节存放在低地址中，高字节存放在高地址中，以低地址为字的地址，规则字是指低字节地址为偶地址的字，非规则字是指 低字节的地址为奇地址的字。寻址方式与指令系统指

10、令系统：计算机所能执行的全部指令系统，指令系统四级计算机硬件与软件之间的桥 梁，是汇编语言程序设计的基础。机器指令：指令以二进制编码的形式放在存储器中，用二进制编码形式表示的指令称为机器指令。CPU可以直接识别机器指令。计算机中的指令由操作码字段和操作数字段组成。操作码：要完成的操作。操作数：参与操作的对象。寻址：寻找操作数或操作数地址的过程。寻址方式：指令中给出的找到操作数或操作数地址采用的方式。8086指令系统的寻址方式：8086指令系统的寻址方式主要有立即数寻址、寄存器寻址、存储器寻址和I/O端口寻址。其中，存储器寻址可进一步分为直接寻址、寄存器间接寻址、寄存器相对寻址、基址变址寻址、相

11、对基址变址寻址；I/O端口指令IN和OUT使用的端口寻址方式有直接寻址和间 接寻址。、寻址方式：逻辑地址：表示为段地址：偏移地址，书写程序时用到，一个存储单元可对应出多个逻辑地址；偏移地址：是某一存储单元距离所在逻辑段的开始地址的字节个数。有效地址：是指令中计算出的要访问的存储单元的偏移地址。物理地址：是 CPU访问存储器时用到的 20位地址，是存储单元的唯一的编号。物理地址计算公式：物理地址=段地址X 10H+有效地址（或偏移地址）物理地址：PA= (DS) * 10H + EAMOV AX , 21H立即寻址，源操作数直接放在指令中MOV AX , BX寄存器寻址，源操作数放在寄存器 BX

12、中MOV AX , 1000H直接寻址，EA = 1000H , PA = (DS) X10H+EA = 2000H X 10H + 1000H = 21000HMOV AX , VAL直接寻址，EA = V AL = 0050H , PA = (DS) X10H + EA = 2000Hx 10H + 0050H = 20050HMOV AX , BX寄存器间接寻址，EA = (BX) = 0100H , PA = (DS) X10H+EA = 2000H X10H+ 0100H =20100HMOV AX , ES: BX寄存器间接寻址，EA = (BX) = 0100H , PA = (

13、ES) X10H+EA = 2100Hx 10H + 0100H =21100HMOV AX , BP寄存器间接寻址，EA = (BP) = 0010H ,PA =(SS)X 10H+ EA = 1500H X 10H + 0010H = 15010HMOV AX , SI寄存器间接寻址，EA = (SI) = 00A0H , PA = (DS) X 10H + EA = 2000H X10H + 00A0H =200A0HMOV AX , BX+10相对寄存器寻址，EA = (BX) +10D = 0100H +000AH= 010AH , PA = (DS) X10H + EA =2000

14、H X 10H + 010AH = 2010AHMOV AX , VALBX相对寄存器寻址，EA = (BX) + VAL= 0100H +0050H= 0150H , PA = (DS) X10H + EA =2000H X 10H + 0150H = 20150HMOV AX , BXSI基址变址寻址， EA = (BX) + (SI) = 0100H + 00A0H = 01A0H , PA = (DS) X10H+EA =2000H X 10H + 01A0H = 201A0HMOV AX , VALBXSI相对基址变址寻址，EA = (BX) + (SI) + VAL= 0100H

15、+ 00A0H + 0050H = 01F0H , PA=(DS) X10H+EA = 2000Hx 10H + 01F0H = 201F0H8086指令系统：MOV传送指令：把原操作数src传送到目的操作数 dst,目的操作数不允许用立即数寻址，也不允许CS寄存器，源操作数和目的操作数和目的操作数不能同时为存储器操作数，两个段 寄存器之间不允许直接传送数据。PUSH/POP堆栈操作数： 入栈指令格式：PUSH srcSP ( SP) -2 (SP) ( src) 出栈指令格式：POP detdst ( (SP)(SP) ( SP) +2算术运算类指令：ADD dst , src 字/字节加法

16、指令ADC dst, src 字/字节带进位加法INC dst字/字节加1SUB dst, src 减法(字节/字)SBBdst, src带借位减法(字节/字)CMPdst, src 比较MUL src 不带符号位乘法(字节/字)IMUL src 带符号位乘法(字节/字)DIV src不带符号位除法(字节/字)IDIV src 带符号位除法(字节/字)CBW字节扩展CWD字扩展汇编语言汇编语言源程序应该由若干个逻辑段组成，可以有若干个数据段、 代码段、堆栈段和附加数据段，至少要有一个代码段。各段的作用如下：(1)代码段用来存放程序和常数。(2)数据段用于数据的保存。(3)堆栈段用于保护数据，尤

17、其在子程序调用、中断过程中进行现场信息保护。(4)附加数据段用于数据的保存。语句标号和变量应具备的 3种属性：段属性、偏移属性和类型属性。宏与子程序两者的相同之处在于都是用来处理在编程过程中多次使用的功能程序的方法，两者均能简化源程序。两者的区别在于：(1)宏调用通过宏指令名进行，汇编时，随时调用随时展开，并不简化目标程序；子程序调用是在程序执行期间执行CALL指令，代码只在目标程序中出现一次，所以也简化了目标程序。(2)宏调用时的参数由汇编程序通过实参转换成形参的方式传递，具有很大的灵活性。宏定义中允许设置若干形式参数代替数值、指令、寄存器、各种字符串等。宏调用时可用程序所需要的实际参数来替

18、换，使编程人员感觉非常灵活；而子程序的参数传递要麻烦得多。(3)宏调用在汇编时完成， 不需要额外的时间开销；子程序调用和子程序返回都需要时间，还涉及堆栈操作。故若优先考虑速度，用宏指令；若优先考虑存储空间，用子程序。总线技术微机总线一般有内部总线，系统总线和外部总线。内部总线是微机内部各外围之间的总线，用于芯片一级的互联，系统总线是微机中各插件板与系统板之间的总线，用于插件板一级的互联，外部总线是微机和外部设备之间的总线，微机作为一种设备通过该总线和其他设备进行信息与数据交换，用于设备一级的互联。总线性能及标准总线的特性1）机械特性2）电气特性3）功能特性4） 时间特性总线的性能指标：1）总线

19、宽度：指可以同时传送的二进制数据的位数，即数据总线的根数，EISA总线宽度为16位，PCI为32位，PCI 2可达64位。（2）数据传输率 Mb/s：又称总线带宽，是指在单位时间内总线上可传送的数据总量，用每秒最大传送数据量衡量。数据传输率=总线频率* （总线宽度/8位）（3）总线频率（4）时钟同步/异步（5）总线复用（6）总线控制方法；（7）扩展板尺寸；（8）其它指标等。系统总线：ISA总线：ISA总线的数据传送速率最快为8MB/S ,地址总线宽度为 24位，可以支持16 MB的内存。总线中的地址、数据线采用非多路复用形式，使系统的扩展设计更为简便，可供选择的ISA插件卡品种也较多。 前62

20、引脚的信号分为地址线、数据线、控制线、状态线、辅助线与电源等 5类，新增加的 36引脚插槽信号扩展了数据线、地址线、存储器和I/O设备的读写控制线、中断和DMA控 制线、电源和地线等。ISA总线由 旧M公司推出，已经成为8位和16位数据传输总线的工业标准是早期比较有代 表性的总线。PCI总线：1）线性突发传输；（2）支持总线主控方式和同步操作； （3）独立于处理器；（4）即 插即用；（5）适合于各种机型；（6）多总线共存；（7）预留发展空间；（8）数据线和地址线 复用结构，节约线路空间，降低设计成本。PCI总线结构与ISA总线结构的不同：典型PCI系统允许在一个总线中插入32个物理部件，每一个

21、物理部件可含有最多8个不同的功能部件。处理器与 RAM位于主机总线上，具有 64位数据通道和更宽以及更高的运行 速度。指令和数据在 CPU和RAM之间快速流动，然后把数据交给PCI总线。PCI负责将数据交给PCI扩展卡或设备。驱动 PCI总线的全部控制由 PCI桥实现。ISA总线构成的微机系统中，内存速度较快时通常采用将内存移出ISA总线并转移到自己的专用总线一内存总线上的体系结构。ISA总线以扩展插槽形式对外开放，磁盘控制器、显示卡、声卡、打印机等接口卡均可插在8MHz、8/16位ISA总线插槽上，以实现 ISA支持的各种外设与CPU的通信。USB总线：特点：使用方便，速度加快，连接灵活，独

22、立供电，支持多媒体USB总线的特性：电气特性，机械特性，USB提供的四种数据传输类型。（1）控制传输方式：双向传输，传输的是控制信号。（2）同步传输方式：提供确定带宽和时间间隔。（3）中断传输方式：用于定时查询设备是否有中断数据要传输。（4）批量传输方式：应用在大量传输和接收数据上，同时又没有带宽和时间间隔的要求IEEE 1394 总线：IEEE 1394是一种新型的高速串行总线。特点：可达到较高的传输速率；总线采用同步传输模式和异步传输模式；可实现即插即用并支持热插拔等。它的应用范围主要是那些带宽要求超过100KB/S的硬盘和视频外设。IEEE 1394总线通过一根1394桥接器与计算机的外

23、部设备相连，把各设备当作寄存器或内 存，采用内存编址方法，因而可以进行处理器到内存的直接传输。总线周期：8086CPU经外部总线对存储器或I/O端口进行一次信息的输入或输出过程所需要的时间，称为总线周期。 8086CPU的读/写总线周期通常包括 T1、T2、T3、T4状态4个时钟周 期。在高速的CPU与慢速的存储器或I/O接口交换信息时，为了防止丢失数据，会由存储器或 外设通过READY信号线，在总线周期的T3和T4之间插入1个或多个必要的等待状态 TW , 用来进行必要的时间补偿。在BIU不执行任何操作的两个总线周期之间会出现空闲状态TI存储器系统：存储器的分类：1）按存储介质：半导体存储器

24、，磁表面存储器，光表面存储器2）按读/写功能：只读存储器（ROM）,随机存储器（RAM ）3）按作用分类：主存储器，辅助存储器，高速缓存存储器存储器的常用性能指标：存储容量，存取速度，价格，随机存取存储器（RAM ）:动态RAM是利用电容存储电荷的原理来保存信息的，由于电容会泄漏放电，所以，为保持 电容中的电荷不丢失，必须对动态RAM不断进行刷新。DRAM的刷新常采用两种方法： 一是利用专门的 DRAM控制器实现刷新控制， 如Intel 8203 控制器；二是在每个 DRAM芯片上集成刷新控制电路，使存储器件自身完成刷新，如 Intel 2186/2187。存储器的扩展与寻址：若用4KX1位白

25、RAM芯片组成16Kx 8位的存储器，需要多少芯片？A19A0地址线中哪些参与片内寻址？哪些作为芯片组的片选信号？【解答】（16KX8位）/（4KX1位）=32片每8片一组，分成4组。每组的存储容量为 4KB = 212B,片内寻址需要12位地址线，即 A11A0; 4组芯片可用2位地址线进行区分， 即可用A13A12做片选信号，A19A14可浮 空或做其他用途。4.11若用2114芯片组成2KB RAM ,地址范围为 3000H37FFH ,问地址线应如何连接？（假设CPU有16条地址线、8条数据线）【解答】2114芯片单片容量为1KX4位，组成2KX8位RAM需要：（2KX8 位）/ （1

26、KX4 位）=4 片每2片一组，分成2组。每组的存储容量为 1KB = 210B ,片内寻址需要10位地址线。对应 的地址范围为 3000H-37FFH = 00000B - 11111B ,可见,CPU的16条地址线中 A9A0用于 片内寻址，A10用做片选信号，A13A12接高电平，A15A14、A11接地。高速缓存：Cache存储空间较小而存取速度很高，位于CPU和主存之间，用来存放 CPU频繁使用的指令和数据，可以减少存储器的访问时间，所以能提高整个处理机的性能。输入输出接口技术：I/O端口的编址方式：I/O端口有两种编址方式：统一编址方式是将I/O端口与内存单元统一起来进行编号。该方

27、式优点是不需要专门的I/O指令，对I/O端口操作的指令类型多；缺点是端口要占用部分存储器的地址空间，不容 易区分是访问存储器还是外部设备。独立编址的端口单独构成 I/O地址空间，不占用存储器地址。 优点是地址空间独立，控 制电路和地址译码电路简单， 采用专用的I/O指令，使得端口操作的指令在形式上与存储器 操作指令有明显区别，程序容易阅读；缺点是指令类别少，一般只能进行传送操作。输入/输出的数据传送方式：无条件传送方式主要用于对简单外设进行操作，或者外设的定时是固定的或已知的场 合。条件传送方式主要用于不能保证输入设备总是准备好了数据或者输出设备已经处在可 以接收数据的状态。中断控制方式主要用

28、于需要提高CPU利用率和进行实时数据处理的情况。DMA控制方式主要用于快速完成大批的数据交换任务。可编程DMA控制器8237A8237A DMA控制器的两种工作状态及其工作特点：一种是系统总线的主控者，这是它工作的主方式。在取代CPU控制DMA传送时，它应提供存储器的地址和必要的读写控制信号，数据是在I/O设备与存储器之间通过数据总线直接传递；另一种是在成为主控者之前，必须由CPU对它编程以确定通道的选择、数据传送的模式、存储器区域首地址、传送总字节数等。在 DMA传送之后，也有可能由 CPU读 取DMA控制器的状态。这时8237A如同一般I/O端口设备一样，是系统总线的从设备，这 是8237

29、A工作的从方式。8237A进行DMA数据传送时的传送方式：单字节传送方式、数据块传送方式、请求传送方式、级联方式。8237A有四个独立的DMA通道，每个通道都各有 4个16位的寄存器：基地址寄存器， 基字节寄存器，当前地址寄存器和当前字节寄存器。另外，8237A内部还有这4个通道共用的工作方式寄存器，命令寄存器，状态寄存器，请求寄存器，屏蔽寄存器和暂存寄存器等。 中断技术：中断：中断是指CPU在正常执行程序时，由于内部 /外部时间或程序的预先安排引起CPU暂时终止执行现行程序，转而去执行请求 CPU为其服务的服务程序， 待该服务程序执行完毕，又能自动返回到被中断的程序继续执行的过程。常见的中断

30、源有：一般的输入 /输出设备请求中断；实时时钟请求中断；故障源；数据 通道中断和软件中断。CPU响应中断的条件：若为非屏蔽中断请求，则CPU执行完现行指令后，就立即响应中断。CPU若要响应可屏蔽中断请求，必须满足以下三个条件： 无总线请求； CPU 允许中断； CPU执行完现行指令。微机系统的中断处理过程：(1)中断请求：外设需要进行中断处理时，向CPU提出中断请求。(2)中断响应：CPU执行完现行指令后，就立即响应非屏蔽中断请求。可屏蔽中断请 求，CPU若要响应必须满足三个条件。(3)中断处理：保护现场、开中断、中断服务。(4)中断返回：CPU执彳T IRET中断返回指令时，自动把断点地址从堆栈中弹出到CS和IP中，原来的标志寄存器内容弹回Flags,恢复到原来的断点继续执行程序。软件中断和硬件中断的特点和两者的主要区别是：硬件中断由外部硬件产生，是由CPU外部中断