门电路以及第组合逻辑电路分析和设计

1、关于门电路及第组合逻辑电路的分析和设计第一张，PPT共五十九页，创作于2022年6月1、概述 门电路是用以实现逻辑运算的电子电路，与已经讲过的逻辑运算相对应。 常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等。正逻辑：高电平表示逻辑1、低电平表示逻辑0。负逻辑：高电平表示逻辑0、低电平表示逻辑1。获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。第二张，PPT共五十九页，创作于2022年6月2、获得高低电平的方法及高电平和低电平的含义 第三张，PPT共五十九页，创作于2022年6月高电平和低电平为某规定范围的电位值，而非一固定值。1

2、0高电平低电平01高电平低电平正逻辑体制负逻辑体制第四张，PPT共五十九页，创作于2022年6月3、半导体二极管的开关特性Ui0.5V时，二极管导通。Ui0.5V时，二极管截止，iD=0。 IF 0.7 1iD(mA) uD(V)伏安特性UBR0Ui0.7V时，二极管导通第五张，PPT共五十九页，创作于2022年6月ui0V时，二极管截止，如同开关断开，uo0V。第六张，PPT共五十九页，创作于2022年6月ui5V时，二极管导通，如同0.7V的电压源，uo4.3V。第七张，PPT共五十九页，创作于2022年6月2.1二极管与门Y=ABABY二、基本逻辑门电路第八张，PPT共五十九页，创作于2

3、022年6月2.2 二极管或门Y=A+B第九张，PPT共五十九页，创作于2022年6月 uI 很小，使 uBE Uth时，三极管截止，iB 0，三极管工作于截止状态，C、E之间不导通。三极管为什么能用作开关？怎样控制它的开和关？IC(sat)uCEUCE(sat)OiCMNT临界饱和线 饱和区放大区截止区uI=UILuBE+-2.3 三极管非门第十张，PPT共五十九页，创作于2022年6月三极管的开关作用及其条件 当输入 uI 为高电平，使iB IB(sat)时，三极管饱和。 uBE UCE(sat) 0.3 V 0，C、E 间相当于开关合上。 IC(sat)uCEUCE(sat)OiCMNT

4、临界饱和线 饱和区放大区截止区uI=UILuBE+-第十一张，PPT共五十九页，创作于2022年6月非门电路0110YA非逻辑真值表非门符号1AYUBCEIC0.3V三极管开关状态表达式：饱和导通RC+UCCAY3V0RB第十二张，PPT共五十九页，创作于2022年6月 要求：理解TTL 与非门的组成和工作原理。3、集成逻辑门 (Transistor-Transistor Logic Integrated Circuit , TTL)TTL 晶体管-晶体管逻辑集成电路第十三张，PPT共五十九页，创作于2022年6月第十四张，PPT共五十九页，创作于2022年6月T1：多发射极晶体管，构成与门电

5、路3.1.1典型TTL与非门电路的结构C1第十五张，PPT共五十九页，创作于2022年6月输入级倒相级输出级3.1.2、TTL反相器的电路结构和工作原理第十六张，PPT共五十九页，创作于2022年6月1.输入低电平（0.2V）时三个PN结导通需2.1V0.9V不足以让T2、T5导通T2、T5截止第十七张，PPT共五十九页，创作于2022年6月1.输入低电平（0.2V）时vovo=5vR2vbe4vD23.6V 输出高电平第十八张，PPT共五十九页，创作于2022年6月2.输入为高电平（3.4V）时电位被嵌在2.1V全导通 vB1=VIH+VON=4.1V发射结反偏VT2C=Ube5+Uce21

6、V截止T2、T5饱和导通第十九张，PPT共五十九页，创作于2022年6月2. 输入为高电平（3.4V）时vo =VCE50.3V 输出低电平第二十张，PPT共五十九页，创作于2022年6月 输入为高电平时，输出为低电平。 结论综上所述,该电路实现了“非”逻辑功能,即 因此，输入为低电平时，输出为高电平。 第二十一张，PPT共五十九页，创作于2022年6月当有两个输入端A、B时,推广:当有三个输入端A、B、C时,第二十二张，PPT共五十九页，创作于2022年6月3.1.3 TTL反相器的主要参数传输延迟时间tviotvoo50%50%tpdHLtpdLH平均传输时间平均传输延迟时间tpd表征了门

7、电路的开关速度。 第二十三张，PPT共五十九页，创作于2022年6月标准TTL门输入输出逻辑电平：输入逻辑低电平UIL为00.8V；输入逻辑高电平UIH为25V；输出逻辑低电平UOL为00.4V；输出逻辑高电平UOH为2.45V。 第二十四张，PPT共五十九页，创作于2022年6月0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL电压传输特性曲线标准高电平 USH 当 uO USH 时，则认为输出高电平，通常取 USH = 3 V。 标准低电平 USL当 uO USL 时，则认为输出低电平，通常取 USL = 0.3 V。 阈值电压 UTH转折区中点对应的输入电压

8、，又称门槛电平。USH = 3VUSL = 0.3VUOFFUONUTH第二十五张，PPT共五十九页，创作于2022年6月3.2 CMOS门电路1、MOS管的开关特性 在CMOS集成电路中，以金属氧化物半导体场效应管（MOS管)作为开关器件。一、MOS管的结构和工作原理PNNGSD金属铝两个N区SiO2绝缘层P型衬底导电沟道第二十六张，PPT共五十九页，创作于2022年6月第二十七张，PPT共五十九页，创作于2022年6月vGS=0时PNNGSDvGSvDSiD=0D、S间相当于两个背靠背的PN结SDB 不论D、S间有无电压，均无法导通，不能导电。第二十八张，PPT共五十九页，创作于2022年

9、6月PNNGSDVDSVGSvGS0时vGS足够大时（vGSVGS(th)），形成电场GB,把衬底中的电子吸引到上表面，除复合外，剩余的电子在上表面形成了N型层（反型层）为D、S间的导通提供了通道。VGS(th)称为阈值电压(开启电压）源极与衬底接在一起N沟道可以通过改变vGS的大小来控制iD的大小。第二十九张，PPT共五十九页，创作于2022年6月当vI=vGSVGS(th)且vI继续升高时，MOS管工作在可变电阻区。MOS管导通内阻RON很小，D-S间相当于闭合的开关,vO0。用途：做压控线性电阻和无触点的、闭合状态的电子开关。特点:管压降vDS 很小。第三十一张，PPT共五十九页，创作于

10、2022年6月MOS管的四种基本类型GSDN 沟道耗尽型GSDN 沟道增强型第三十二张，PPT共五十九页，创作于2022年6月GSDP 沟道增强型GSDP 沟道耗尽型在数字电路中，多采用增强型。第三十三张，PPT共五十九页，创作于2022年6月第三十四张，PPT共五十九页，创作于2022年6月第三十五张，PPT共五十九页，创作于2022年6月2、CMOS反相器工作原理 PMOS管NMOS管CMOS电路VDDT1T2vIvO（1）电路结构 当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管。第三十六张，PPT共五十九页，创作于2022年6月 （a）结构示意图 （b）电路

11、图CMOS反相器 电路结构SpGPDpDNGNSN第三十七张，PPT共五十九页，创作于2022年6月AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB构成互补对称结构要求VDD UGS(th)N +UGS(th)P且 UGS(th)N =UGS(th)P 增强型 NMOS 管开启电压AuIYuOVDDBVPVNBPMOS管衬底接最高电位.增强型 PMOS 管开启电压（2）CMOS 非门的工作原理增强型 NMOS 管(驱动管)增强型 PMOS 管(负载管)NMOS 管衬底接最低电位。SpGPDpDNGNSN第三十八张，PPT共五十九页，创作于2022年6月VDD

12、TPTNvIvOvI=0（低电平）截止 vo=“”导 通SpGPDpDNGNSN第三十九张，PPT共五十九页，创作于2022年6月vI=1(高电平VDD)VDDT1T2vIvO导通 vo=“”截止 静态下，无论vI是高电平还是低电平，T1、T2总有一个截止，因此CMOS反相器的静态功耗极小。SpGPDpDNGNSN第四十张，PPT共五十九页，创作于2022年6月C0、C1 ，即C 端为低电平（0V）、C端为高电平（VDD）时， T1和T2都不具备开启条件而截止。输入和输出之间相当于开关断开一样，呈高阻态。3、CMOS传输门增强型 PMOS 管，开启电压为低电平增强型 NMOS 管，开启电压为高

13、电平GGDDSS第四十一张，PPT共五十九页，创作于2022年6月C1、 C0 ，即C 端为高电平（VDD）、 C端为低电平（0V）时，T1和T2至少有一个导通，输入和输出之间相当于开关接通一样，呈低阻态，vovi 。GGDDSS第四十二张，PPT共五十九页，创作于2022年6月双向模拟开关思考：P158 8-9第四十三张，PPT共五十九页，创作于2022年6月4、集成门电路的封装： 双列直插式 如：TTL门电路芯片（四2输入与非门，型号74LS00 )14脚双列直插外形管脚 第四十四张，PPT共五十九页，创作于2022年6月多余输入端的处理 接 VCC通过 1 10 k 电阻接 VCC与有用

14、输入端并接TTL 电路输入端悬空时相当于输入高电平，与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。第四十五张，PPT共五十九页，创作于2022年6月或门和或非门的多余输入端接逻辑 0, 或者与有用输入端并接思考：P158 8-10第四十六张，PPT共五十九页，创作于2022年6月1、概述2、组合逻辑电路的分析方法3、组合逻辑电路的设计方法第8章 第3节 第3、4点 组合逻辑电路的分析和设计方法第四十七张，PPT共五十九页，创作于2022年6月1、组合逻辑电路的特点与描述方法 组合逻辑电路的逻辑功能特点： 没有存储和记忆作用。 组合电路的组成特点： 由门电路构成，不

15、含记忆单元，只存在从输入到输出的通路，没有反馈回路。 组合电路的描述方法主要有逻辑表达式、真值表和逻辑图等。 第四十八张，PPT共五十九页，创作于2022年6月组合逻辑电路的框图 组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成，第四十九张，PPT共五十九页，创作于2022年6月2、组合逻辑电路的分析方法组合逻辑电路图写出逻辑表达式分析方法步骤：化简说明功能列真值表已知逻辑电路说明逻辑功能分 析目标：第五十张，PPT共五十九页，创作于2022年6月逻辑图逻辑表达式 1 1 最简表达式 2 2 从输入到输出逐级写出化简第五十一张，PPT共五十九页，创作于2022年6月最简与或表达式

16、 3 真值表 3 4 电路的逻辑功能 当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。 所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 4 00010111第五十二张，PPT共五十九页，创作于2022年6月P158 8-17第五十三张，PPT共五十九页，创作于2022年6月3、组合逻辑电路的基本设计方法 设计思路：基本步骤： 分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。 分析设计要求列出真值表求最简输出逻辑式画逻辑图 工艺设计。 首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值 0 ，何

17、时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。 第五十四张，PPT共五十九页，创作于2022年6月组合逻辑电路设计举例 例 设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，则提案通过，但A具有否决权。用与非门实现。解：(1)分析设计要求，列出真值表设 A、B、C 同意提案时取值为 1，不同意时取值为 0；Y 表示表决结果，提案通过则取值为 1，否则取值为 0。可得真值表如右。111011101001110010100000YCBA输出输 入0000000011111111110(2)获取并化简输出函数Y=AC+AB第五十五张，PPT共五十九页，创作于2022年6月用与非门实现变为最简与非式=(AC+AB) = (AC)(AB)Y=AC+AB(3)根据输出逻辑式画逻辑图YABCY =ACAB第五十六张，PPT共五十九页，创作于2022年6月【例】 对人脑医学磁共振图像采用一种基于区域的分割识别技术，即依据病灶与正常组织在图像中反映出的亮度差异找到合适的域值进行分割检测。 设图像检测结果的亮度