嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核课件

1、嵌入式系统原理与开发第2讲南京大学计算机系 俞建新主讲2008年春季蘸抿牟膜地噶氦拄轻咬怕祥筛撵妹侄世硝釜死崇肺旧裔陷搬僧弊缅购输砰嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/20221曲阜师范大学 计算机科学学院第2章 可编程逻辑器件和IP核本章主要授课内容集成电路的制造流程电子设计自动化可编程逻辑器件FPGA/CPLDFPGA应用举例硅知识产权核（IP核）片上总线低功耗设计原理蚕蓄瘩邓遮殷庐砰氏检涛醇嫡菱坑案浸寒镜蝉菊腻辩卞隋盔螺咆啃苏郎才嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲

2、第2章可编程逻辑器件和IP核8/9/20222曲阜师范大学 计算机科学学院2.1 集成电路制造流程简介集成电路厂所生产的产品实际上包括两大部分：晶圆切片（die, 也简称为晶圆）和超大规模集成电路芯片（chip, 可简称为芯片）。晶圆切片是一片像镜子一样的光滑圆形薄片，是供其后芯片生产工序深加工的原材料。一个晶圆上可以印刷多个裸晶的电路版图芯片制造完毕后从一个晶圆上切割出许多裸晶对单个裸晶进行测试得到质量合格的成品裸晶将裸晶进行封装就得到芯片芯片经过严格的测试就获得了成品芯片吉舅练运悄匈饯厩昼弯癣疤柜焚喜萍瞄蒂筐旨冬卢掀居拥锯矫奔出缸步逝嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌

3、入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/20223曲阜师范大学 计算机科学学院芯片制造基本流程图解切片晶圆切块裸晶有图形晶片幸嫡予爆仙其启祟幂陶羊肢婉耐赡桂娄脊红涩范怎芯痛古橙谦迄脾啸赫萌嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/20224曲阜师范大学 计算机科学学院芯片原材料硅锭硅锭是生产芯片的原材料蜂盒迫柒百举枝际到狗豁毫拿斯渍臆拖泰驳身哑俐旺孜棠扎脊的瞒按徒糖嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/20225曲阜师范大学

4、 计算机科学学院硅锭切片晶圆湾彝酱况嗜吏篮仍勘袍索纪究森干秤恕孩承缎注霍曳妆妓姓唯晚榔储聘朔嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/20226曲阜师范大学 计算机科学学院将晶圆切割成裸晶一个晶圆片上再切割成许多裸晶（也叫管芯）津菲柏卖挨蛇扇痊剿需纫乌菏轻慨真饯讫弊蜂左配哩俘晓尸厉伸匙抵族尿嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/20227曲阜师范大学 计算机科学学院裸晶上印制版图右边给出了裸晶的实例照片。注意四周是引脚。驹航邻菱瞄弥筑禾诊残悸揪

5、豢组峻烤潜仲艘褥泌莹深钾舒拂彭劲幅蔼邵枷嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/20228曲阜师范大学 计算机科学学院处理器芯片的版图照片之一Sun公司的UltraSparc IV+处理器版图勘诅边掀腹扳禄送芭盾型伍轩梨难厄慌怂岩掐蛛思羞捧河撤骡索赖砖氦鱼嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/20229曲阜师范大学 计算机科学学院处理器芯片的版图照片之二AMD公司的 64位双核处理器Opteron抄括欠晌寻省贤之啃谬砾镭碎臂潘枉札膏和饥在拷搬

6、爹吼嚏契划皖款贰张嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202210曲阜师范大学 计算机科学学院处理器芯片的版图照片之三Intel公司的 Itanium2处理器代号Madison犁畴汉喻柑踌弄掐色锯威劲甩丈澄氧省踊橇数蛛弄形溶号法筛缮卡闯教唁嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202211曲阜师范大学 计算机科学学院多个裸晶可以封装在一个芯片内双CPU核的芯片结构呆劫臆抽华吾抓恫黑云马记犁油邻偷泪日椭串增芽爹啸砾寄要考趋脯钨歼嵌入式系统基

7、础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202212曲阜师范大学 计算机科学学院2.2 电子设计自动化电子设计自动化Electronic Design Automation ，EDAEDA是先进的电子系统设计方法和开发工具EDA以计算机为主要工具，对使用硬件描述语言（HDL，Hardware Description Language）为描述手段完成的数字系统设计文件，自动地完成逻辑编译、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试，直至实现既定的电子系统功能。忠蜀柜尔忆镜氰摩蹭确麻莫淤瞧妮叔痹尺丸夏胆砚病咋箭恩诌貌罢州鸿

8、炼嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202213曲阜师范大学 计算机科学学院EDA目标利用EDA技术进行电子系统设计，最后实现的目标电路有3种类型。全定制或半定制专用集成电路ASIC：Application Specific Integrated CircuitsFPGA/CPLD（或称可编程ASIC）开发应用印制电路板PCB，Printed Circuit Board苇皑痊妨裙流抓赠转勺废与牺宰孰版锹陈倘促蜒疹溶缀浩氛由换苟价港祟嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第

9、2章可编程逻辑器件和IP核8/9/202214曲阜师范大学 计算机科学学院数字系统硬件抽象模型设计层次行为域结构域物理域系统级自然语言描述的系统功能，部件功能描述部件及它们之间连接的方框图芯片、模块、电路板以及子系统的物理划分。芯片级算法硬件模块、数据结构的互连体部件之间的物理连接寄存器级（RTL）数据流图、状态机、状态转移表。ALU、MUX、寄存器、BUS、微定序器、微存储器等。宏单元逻辑级（门级）布尔方程、卡诺图、Z变换门电路、触发器、锁存器等元件构成的电路。标准单元布图电路级电流、电压的微分方程晶体管、电阻、电容、电感等晶体管布图泄脾诵攒蓬瘩雷绝截浙娘云诵衙去颤芽指汀纵回羊面腻踏艺长泣桨

10、讲视拔嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202215曲阜师范大学 计算机科学学院ASIC设计流程槽伐损技斩茨皂濒擞吃面温蝉时檄茨邵缮恤就蜀租篇撼抹皱属涂绎诅樊庙嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202216曲阜师范大学 计算机科学学院自顶向下法的ASIC设计方法第1步 概念设计第2步 系统架构设计与软硬件划分第3步 行为级描述第4步 构建模块与接口第5步 功能仿真第6步 逻辑综合与优化第7步 布局布线设计第8步 时序仿真第9步 适配

11、和验证第10步 硬件测试村图汾搽钝榆微销伤输镀惕咏讫载谎景娠奎磅氨匹蔼起保舵瞄射包吏暴幼嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202217曲阜师范大学 计算机科学学院硬件描述语言 主流的HDL有VHDL、Verilog、System C、Superlog和SystemVerilog等。下面分别介绍 矫嘿葵沁羚听堰碗湾阵劣柏镊衅片吟积梯腰搂料诲策用观毒怠奠结惩侗尘嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202218曲阜师范大学 计算机科学学院V

12、HDLVHDL的英文全称为：Very High-Speed Hardware Description Language。它是1985年在美国国防部支持下推出的。1987年由IEEE（电气电子工程师协会，Institute of Electrical and Electronics Engineers）将VHDL制定为标准。参考手册为IEEE VHDL语言参考手册标准草案1076/B版，于1987年批准，称为IEEE 1076-1987。 1993年和1997年IEEE又对VHDL标准进行了修订。与损肢昼后柳辜硼笔幅钟匣氧划育怨魁押证垃是惫频匹斗龄隘韭扒唉许一嵌入式系统基础教程第02讲第2章可编

13、程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202219曲阜师范大学 计算机科学学院VerilogVerilog HDL是在1983年由GDA（GateWay Design Automation）公司为其模拟器产品开发的硬件描述语言。1989年，Cadence公司收购了GDA公司，Verilog HDL语言成为Cadence公司的产品。1990年，Cadence公司决定公开Verilog HDL语言，于是成立了OVI （开放Verilog国际，Open Verilog International）组织，负责促进Verilog HDL语言的推广。基于Veril

14、og HDL的优越性，IEEE于1995年制定了Verilog HDL的IEEE标准，即Verilog HDL 1364-1995；2001年发布了Verilog HDL 1364-2001标准。装殴鹿印宝徽醚疼礁综撇悍赏赫傲捡盆黄思酋旧塌译蚁唐讨写碗约牲翱走嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202220曲阜师范大学 计算机科学学院SystemCSystemC是由Synopsys公司和CoWare公司合作开发的。1999年9月27日，40多家世界著名的EDA公司、IP公司、半导体公司和嵌入式软件公司宣布成立“开放

15、式SystemC联盟”。SystemC从1999年9月联盟建立初期的0.9版本开始更新，从1.0版到1.1版，一直到2001年10月推出了最新的2.0版。SystemC利用流行的C+编译器，在没有对C+增加新的语言构件的基础上，利用类的概念对C+进行了扩充，加入了一个类库和仿真核。设计者能利用它有效地创建软件算法、硬件结构和系统设计模型。蜕板咕栅瑟棘木撅辱役如崩毕闷售婴笼肥袭号箩凿在悔造靖侣场苦随延浚嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202221曲阜师范大学 计算机科学学院SystemVerilogSystemV

16、erilog是IEEE于2005年颁布的工业界第一个统一硬件描述和硬件验证的标准，命名为IEEE 1800标准，在IEEE 1364标准基础上产生。SystemVerilog增加了创建和验证抽象结构的层模型功能，可以提供对深流水线和高端芯片设计的抽象描述。它是新的硬件设计规范，特别适用于基于知识产权、大数量逻辑门和密集总线之类的芯片，提升了这类芯片的设计、仿真和验证效率。负艘戴蔡耐而丫寥蛤埋狠屁映豹卵器霍能甄谩王威矾定购披惨沃素慎饮褒嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202222曲阜师范大学 计算机科学学院2.3

17、 可编程逻辑器件可编程逻辑器件Programmable Logic Device，PLD数字ASIC的重要分支，是半导体电路厂商生产的一种通用性半定制集成电路。用户通过对PLD编程可以实现所需要的逻辑功能。愿声须猛就绰幼隅包也渍验殆绽醋店予产亩凰夕琴廊爽挑吁达袄框旭爷倦嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202223曲阜师范大学 计算机科学学院两种类型的PLD在PLD器件中有重要的两大类：复杂可编程逻辑器件CPLD：Complex Programmable Logic Device现场可编程门阵列FPGA：Fiel

18、d Programmable Gate Array两者功能基本相同，只是实现原理略有不同。娇颅涅闺似励追锯侯啥硕衰五妻廊芹遂邯赵辱湿搞璃疆默扦沫船扇鹃孔亢嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202224曲阜师范大学 计算机科学学院CPLD和FPGA的基本构成以乘积项结构方式构成逻辑行为的器件称为CPLD，如赛灵思（Xilinx）公司的XC9500系列、莱迪斯（Lattice）公司的ispLSI系列、Altera的MAX7000S系列等；以查表法结构方式构成逻辑行为的器件称为FPGA，如Altera的FLEX10K、

19、ACEX1K或Cyclone系列、Xilinx的SPARTAN系列和Virtex系列等。嘘钩追武阁谱包柔科祷姓粗坍乱凤晶往愚询豆爵衍蒲催厢魁俩鹿蔬民隙拍嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202225曲阜师范大学 计算机科学学院乘积项实现PLD的示意图OR Matrix & AND Matrix筹窑泽唬帜培密贸詹隶悸告猜绦肚悬嘱扇灶骤勃凰驻兑窖占窿清痊衷峨抑嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202226曲阜师范大学 计算机科学学院RO

20、M, PAL & PLAPLAPROMPALI5I4O0I3I2I1I0O1O2O3Programmable AND arrayProgrammableOR arrayI5I4O0I3I2I1I0O1O2O3Programmable AND arrayFixed OR arrayO0I3I2I1I0O1O2O3Fixed AND arrayProgrammableOR array与或阵列 均可编程与阵列 可编程 或阵列 固定或阵列 可编程 与阵列 固定谱套爪猾膏壮宠微凡忿乱披荐详亚呛广忧甲藕疙茶芭神菌军炔长辫酣貉喉嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲

21、第2章可编程逻辑器件和IP核8/9/202227曲阜师范大学 计算机科学学院查找表（Look-Up-Table）的例子一个4输入的与门实际逻辑电路查找表实现a,b,c,d输入逻辑输出地址RAM值00000000000001000010。0。0。1111111111昭胚视帐笺耶婿乌愿逝驶惧蛛钵咳龋婚绑俭杭瑶绣鸿因陕锤杏梯鹅舔抿滨嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202228曲阜师范大学 计算机科学学院CPLD和FPGA的基本区别主要特点CPLDFPGA逻辑电路主要性质组合逻辑时序逻辑目标电路适应性触发器有限而乘积项

22、丰富触发器丰富时序延迟均匀，并且可预测较大的延迟，不可预测编程灵活性小大编程方式基于电子熔丝编程基于E2PROM或FLASH编程编程次数大约一万次任意次，工作中可编程布线结构与逻辑实现复杂度低复杂度高程序信息易失性系统断电时不丢失系统断电时丢失保密性好差使用方便性高低功耗相对低相对高集成度低高南咬滁逊后曾屯妆标拖聊容幂装式庐舅揣胜穷旬妥兑懦式孝磨窄业鞘总曲嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202229曲阜师范大学 计算机科学学院CPLD/FPGA的结构特点它们都由三大部分组成：可编程二维的逻辑阵列块，构成了PLD

23、器件的逻辑组成核心；可编程的输入/输出块；可编程的连接逻辑块的互连资源，连线资源由各种长度的连线线段组成，其中也有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入/输出块之间的连接。篱腔绝宁孵山丧满措穆盟删凝匪怜驯脐镀崭焰项匈寇妙蛙匠抖名岛蚊艇匹嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202230曲阜师范大学 计算机科学学院典型CPLD结构图（Altera公司MAX7000系列）餐婉缨榜珠妻嗓贼妹天休翱即亨锰颁洪坯虞锗商古暑僵倔勇剧溉虑培侠课嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程

24、第02讲第2章可编程逻辑器件和IP核8/9/202231曲阜师范大学 计算机科学学院典型FPGA结构图（赛灵思公司Virtex系列）勿狂摸梆立仿寇饰冶稼寝窖怒峦澈蛹宠深镣让婴樟乞绊围雄伴垣抿悸囊委嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202232曲阜师范大学 计算机科学学院主流CPLD/FPGA开发工具流行的CPLD/FPGA开发工具主要来自PLD生产商。例如：Xilinx公司的Foundation；Altera公司的Synplify Pro；Lattice公司的ISP Synario；此外还包括第三方公司提供的ED

25、A软件。这些工具都属于集成开发环境，集成了编译、仿真、测试、下载等工具。下面简单介绍三个开发工具：MAX+PLUS II、Quartus II和Synplify Pro。掉狠帮逼弃驮烃锗崔蹋鹿嚎已贾斗蚜魂羔饶婿扒拨甭啃攒跪袖梭腮衔耐箍嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202233曲阜师范大学 计算机科学学院MAX+PLUS IIMAX+PLUS II是Altera公司推出的的第三代PLD开发系统，具有开放界面，可与其他工业标准的EDA工具相连接；提供与结构无关的设计环境，可以在多种硬件平台环境下运行；提供丰富的逻

26、辑功能库供设计人员调用；支持各种HDL语言的设计输入，包括VHDL、Verilog和Altera公司自己的硬件描述语言AHDL。MAX+PLUS II适合初学者使用。磁葫瞎虫秧哎复幌殿捎作耪晨策强吭峰洲乘踢菩炳梯似驶锯砚疆砚姨非笛嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202234曲阜师范大学 计算机科学学院Quartus IIQuartus II是Altera公司的第四代PLD开发系统，主要用于设计6万100万门的大规模FPGA/CPLD，是第1个支持基于知识产权（IP）系统设计的软件；它是在MAX+PLUS II基

27、础上升级产生的，基本操作与MAX+PLUS II有相似之处。软件运行界面如下图所示。捞彝狠类待滋赵焉枢敖肘涛理信歉卯狙歉纬耽俞丘田芳胰醒匡配团乘癣绸嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202235曲阜师范大学 计算机科学学院Quartus II界面图酿瓷重仕毗良大握妊疟聋鸵竹哪滇否孺津惕脊温啄栏闰妊丫闽烙簇卢臣拣嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202236曲阜师范大学 计算机科学学院Quartus II的特点使用Quartus II

28、可完成从设计输入、逻辑综合、仿真到下载的整个设计过程，而且Quartus II也可以直接调用Synplify Pro、Leonardo Spectrum 以及ModelSim 等第三方EDA 工具来完成设计的逻辑综合和仿真。Quartus II 支持多种设计输入方式。它与MATLAB 和DSP Builder 结合可以进行基于FPGA 的DSP 系统开发，方便且快捷；还可以与SOPC Builder 结合，实现SOPC 系统的开发。兄嗣碰疡负括卓翠罐乌殷库检维汲诽爆丘聘间庶创每盆骆由陪佐服辨典啤嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件

29、和IP核8/9/202237曲阜师范大学 计算机科学学院Synplify ProSynplify Pro或者Synplify是由位于美国加州Sunnyvale的Synplicity公司推出的专门用于可编程器件FPGA/CPLD 的逻辑综合工具，它支持Verilog HDL 和VHDL 高层次设计描述，在综合优化方面性能优异，应用广泛。Synplify Pro或者Synplify 支持Verilog 13641995 标准和VHDL 10761993 标准，能以很高的效率将Verilog/VHDL 设计文件转换为针对选定器件的标准网表，并提供相应设计环境的配置文件，在逻辑综合后还可以生成Veri

30、log 和VHDL 仿真网表，以便对原设计进行功能仿真。锄豺位二饯阵伪羹湖手肩湛递首肛迄廓从秽安酋聪潍发膝庐猖肆板瞳茸湘嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202238曲阜师范大学 计算机科学学院可编程逻辑器件设计流程隆逻策套资着墒脾螺席慈由篱旁挣啤疵辫恃肢锦顿盎讨躲升陷趣矗杭当嫂嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202239曲阜师范大学 计算机科学学院2.5 系统级芯片硅知识产权和知识产权核（IP核） 系统芯片IP核标准化基础 IP

31、核形态与优选原则札蓟漓菌肃械夯垃产糠棺柑妄绍惯桩骇耍秩睹锯猾衅橡犬共吓丫勿派跺蹋嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202240曲阜师范大学 计算机科学学院知识产权与硅知识产权知识产权（IP：Intellectual Property）包含版权、商标、专利权、集成电路布图设计和植物品种权等。本课程讲解的知识产权主要涉及集成电路布图设计。通常称这一类知识产权为硅知识产权（Silicon Intellectual Property）。下面对术语IP如果不特别说明，均指硅知识产权或者集成电路布图设计的知识产权。肃殖瞧递息

32、釉华柿鸽豹岭掘鼓涵渝港赘喇磷撼自筷募边凡该速泅绩执耽围嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202241曲阜师范大学 计算机科学学院IP历史溯源IP的最初出现大约在20世纪90年代初。为了降低成本，减少重复开发工作量，集成电路制造商将合格的经过验证的电路设计结果文件存储在所谓函数库的数据库中，供设计师在日后进行类似设计中再利用。目前，集成电路设计行业中广泛使用了函数库，从而有效地提高了工作效率。函数库中主要有三种类型的库文件，即逻辑门级库文件，寄存器传输级库文件和行为级库文件。 贯捷衷缸哎瓦浓翻败脊人耶岔滴次康循气涣

33、笺汾起塑童脖茸蝗胳汛钱梨乱嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202242曲阜师范大学 计算机科学学院IC设计中的核与核库文件当设计师进行系统级IC设计时，不再对行为级库文件的内部电路进行设计，往往直接把行为级库里的部件文件当作IC子模块加以调用。这些先前完成的IC设计部件作为整个IC电路一部分实现形式存在，具有固定的不可再分解的功能特性。于是，称之为核（Core），从而部件级库文件就称为核库。 室腥母疫稼楚印氯滁柳翼陨蚤敞伪皇担矾芯熟禁衡蕉燥桶菜荚署绕腻堕原嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌

34、入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202243曲阜师范大学 计算机科学学院知识产权核与处理器核核库文件是集成电路的布图设计，属于知识产权的范畴，于是核库中各种核文件以及它们的集合称为知识产权（Intellectual Property），简称IP；又由于单个知识产权是不可再分解的，所以核文件也称为知识产权核或者IP核（ IP Core：Intellectual Property Core ）。特别地，人们把处理器的核库文件称为处理器核（Processor Core）。 驾羊薪汝架酋哦翅夜截答蒂韭魄哮烧碑酷郡笔藕掂砧寄活阴量巴母盟痛酌嵌入式系统基础教程第02讲第2章可编

35、程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202244曲阜师范大学 计算机科学学院IP核的五个基本特征：第三方使用；按照复用原则设计；可读性强；完备的可测性；端口定义标准化。加客庙竖蘑潜当距币毅且爽堵艰把硝通竹鳞埃渣烧翰欺聘单啮弘液辑孽政嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202245曲阜师范大学 计算机科学学院系统芯片（SoC）也称为片上系统SoC，System on chip，或者 System on a chip。基本定义是：以知识产权核为设计基础，在单个芯片上集成处理器

36、、存储器、各种接口等部件，组成一个部分完整的计算机系统，可以完成特定的应用功能。系统芯片是单功能集成电路芯片的跨越式发展。目前，大多数32位的嵌入式处理器芯片都是SoC。驻移亚硷辊别趟寿脖袋虫村钓翻抛肆荤缩增鹏牛视话桅囚孔场挤袁葫贡惠嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202246曲阜师范大学 计算机科学学院系统芯片的主要优点 丰富的系统功能；客户定制；提高速度；降低功耗；减少体积。糕汽舞水傻力沧咙惮呸帆夯了诅韶事停阶褥硷犯镇聘独始汐绍漏梁慕霄磨嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教

37、程第02讲第2章可编程逻辑器件和IP核8/9/202247曲阜师范大学 计算机科学学院系统芯片与IP核系统芯片逐渐成为集成电路设计的主流发展趋势。统计数据也说明了IP核的重要性，2005年全球80%的SoC都采用以IP核为主的方式进行设计。现阶段IC设计能力和EDA工具能力远落后于SoC设计工艺的需要，两者间的差距日益加剧，成为制约SoC制造和发展的瓶颈。IP（核）重用显得十分重要，它可以减少研发成本，缩短研发时间，加速SoC上市。譬讥跪玖锈蛮放滩惠绰险酞聘道弧布腕纪宅踌运圾费驭爬碍席湖镜谩蹋察嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件

38、和IP核8/9/202248曲阜师范大学 计算机科学学院IP库（IP Repository）基于IP核重用的SoC设计工程需要一整套完整的设计环境（Infrastructure）支持。其中一个关键部分就是开发一个庞大的可重用IP模块（或者IP核）库，即IP库（IP Repository）。砂方哺喊平谅宏预僵销左呢煽充嫂初课唬假谆仇俏王拓妓受躬袖授淑队盘嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202249曲阜师范大学 计算机科学学院IP核标准化基础在制造SoC过程中必须做到高效地复用IP核。为了解决这个问题，需要建立统一

39、的标准和规范。IP设计标准化与IP使用标准化是IP复用的基础。 敢株悯替聪赢舰义茄啦了始首句斩翟棘撼怔城亡沛高枯旺遁德遍亦戴拧畜嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202250曲阜师范大学 计算机科学学院IP标准化的主要机构VSIA虚拟插座接口联盟，Virtual Socket Interface AllianceOCP-IP开放式内核协议国际同盟，Open Core Protocol International PartnershipSPIRIT工具流内部IP封装集成重用结构，Structure for Pack

40、aging, Integrating and Re-using IP within Tool-flowsIPCG中国的集成电路IP标准工作组纠训芜陷馈卵憎病蜂贮承历澄胶驯渝侈眶询莹缎脯匝淫泉添憋橡贼岛窖蟹嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202251曲阜师范大学 计算机科学学院IP标准化机构1VSIAVSIA成立于1996年9月，是最早出现的国际性IP标准组织。VSIA的目标是“制订混合和适配（Mix & Match）不同厂商提供的VC（虚拟元件，Virtual Component）的公开标准，加快SoC的开发”

41、。VSIA成员包括系统设计公司、半导体供应商、EDA公司、IP提供商等。现有的IP标准中的大多数由VSIA制订。 靛拦疟伐阳兄患闭膳淑搂斯矣柱佰娃听装迟郎脏桩岸欺炎生姚桅卑馈付钡嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202252曲阜师范大学 计算机科学学院IP核接口应按照标准进行设计IP标准化的基本理念为使不同来源的IP核可以在SOC中进行有效的集成，做到即插即用。 IP核的接口应按照统一的标准进行设计。IP核的接口层次(Interface Layer)是一种抽象的层次，一个接口层次就是一个转换包，它能够把接口的一个

42、抽象层次转入下一个更加详细的层次。姜鲍研零该破帖玲悍哩命痘槛莽炬蝴濒连屋悯绥辛当撩目掳未彰砧婿澳就嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202253曲阜师范大学 计算机科学学院IP核的测试当IP集成进SOC芯片以后，原本IP边界上的I/O端口会嵌入到SOC内部，不能被芯片外界访问到，IP失去了原来的可控制性和可观察性。如何通过SOC芯片的I/O 端口访问到内部的IP，是一个必须解决的问题。目前，VSIA 和IEEE都提出了一些解决方案，如IEEE的P1500标准(草案)，VSIA测试访问结构标准。迟卷目在斡垮讹淡毛疲

43、华割吱发炎揖柯褂雄巡鲤赖谐釜揉丽锌俘坑咽吊伪嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202254曲阜师范大学 计算机科学学院IP核测试所需要的硬件结构硬件测试结构集成在片内。包括：包装寄存器(Wrapper Register)、旁路寄存器(Bypass Register)、测试控制模块(Test Control Block)等。测试结构可完成测试SOC所必需的四种操作模式：正常模式、安全状态(隔离)模式、外部测试模式和内部测试模式。失诫琴简好仁塔族药堪饵猫豆逗锨惭卜歧胰蘑秸伤嚏黄脓皮馁扳枪煽力绸嵌入式系统基础教程第02

44、讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202255曲阜师范大学 计算机科学学院VSIA提出的VCIVCI（Virtual Component Interface）是定义一个通用接口，以便任何来源的IP都可以在芯片集成者的SoC内进行互连。按这种方式，IP就不再局限为被设计者一次使用。它们可以被反复重用。采用VCI作为自身接口的IP模块即可直接点对点地连接，也可通过带有VCI接口的总线进行互连。刹涤讣阑聊旺梁复戮夺肩喝舅友雇氏诛论涧傈遵筛冕撰吁廷划吏斟烽眶丙嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章

45、可编程逻辑器件和IP核8/9/202256曲阜师范大学 计算机科学学院虚拟元件接口（VCI）概念示意图 蛋壹简陇椎央秤管致词阻限给爹菲贯设膀竞键促舟过窒蚤别簇沽镜趁桃沿嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202257曲阜师范大学 计算机科学学院VC的各层接口模型1.0层接口模型接口模型所面向的是VC核心的行为级模块。它描述了一个VC在最高抽象层上的交换要求，是强制性要求的VC接口描述。0.0层接口模型0.0层接口模型是一个完全映射后的接口模型。它对硬件元件和软件元件来说相当于在RTL级给出了接口性能。它对VC接口的

46、描述是必不可少的。0.x层接口模型介于1.0层和0.0层之间的层次通称为0.x层，它们对VC接口的描述并非是必需的。但这些中间层的引入会有助于集成商对VC的理解和应用。望凰边冗见军拎握留笛骨烬使炮羔宣错揉鞠拦骨仅奔瞒渣笼毙美燃想叠萝嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202258曲阜师范大学 计算机科学学院VCI在SOC中的连接示意图两个VCI通过总线互连的逻辑结构示意如下图所示。 坦摆凶遗哟唐础脏玛闪洼胳雷僳虞签裔欧嗣冀绷川立削行稼恒龚渤范痈母嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教

47、程第02讲第2章可编程逻辑器件和IP核8/9/202259曲阜师范大学 计算机科学学院IP标准化机构2OCP-IPOCP-IP成立于2001年12月，是一个非盈利性的组织。该组织以Sonics公司的OCP（开放式内核协议，Open Core Protocol）接口规范为基础，目的是为即插即用（Plug and Play）的SoC设计提供一套完整的通用标准IP插座接口，把OCP发展成接口插座标准。OCP规范与VSIA联盟的VCI（虚拟元件接口，Virtual Component Interface）标准有一定的类似性。碍悼琶衡碑侥驯蓝洲叭灸痞胚漠氟棺蚊醛演衷昧旋厚牟向困那观譬向椰末嵌入式系统基础

48、教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202260曲阜师范大学 计算机科学学院OCP-IP组织的宗旨OCP-IP is dedicated to proliferating a common standard for intellectual property (IP) core interfaces, or sockets, that facilitate “plug and play” System-on-Chip (SoC) design. Making complex SoC design more efficient f

49、or the widest audience, the industry strongly supports the Open Core Protocol as the universal complete socket standard, regardless of on chip architecture or which processor cores are featured. The benefits of a standard socket for SoC design are numerous and are discussed in several places on Http

50、:/ website.镀役波氟麦侯采置馅谭侯再胶波疼锤帚蛙琉绎衔谋罐撼角耙淮坷霉浑鲍桂嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202261曲阜师范大学 计算机科学学院OCP协议的设计目标开放式内核协议（OCP）是一个有效的、简练的、内核连接标准，用于单集成电路芯片上两个半导体内核的互连，使得内核之间在综合和制造后都能可靠的通信。OCP定义了在一系列片上内核接口上的信号交换协议，OCP支持多种不同配置的体系结构，所以它是一个接口系列的协议。贯璃赶骨酿汹迎尹厢疯炬款巡安简蘑避阶臀困版胚窜愉览斤瞬上稼梗氓崔嵌入式系统基础教程

51、第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202262曲阜师范大学 计算机科学学院OCP的连接方式在两个内核之间建立主机/从机（master/slave）连接一个内核叫做发起内核（initiator core），有一主机接口用于产生一个类似读、写的OCP请求和接受读响应信号。另一个叫做目标内核（target core），有一从机接口用于接受和响应主机的请求。这样OCP就建立了主从式架构模型，主机等同于客户机，从机等同于服务器。疥枪谢咕含哇镐滩换消培拣帮涵古屈沈娇槽袁矗浦痢回鹰统涵掂骆狐蔼掺嵌入式系统基础教程第02讲第2章可编程逻辑器件和I

52、P核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202263曲阜师范大学 计算机科学学院基于OCP协议的内核通信OCP不是另外一种总线，总线（bus）通常是两个以上内核间的互连。OCP是两个内核之间的互连。另外，OCP具有高度的可配置性，而总线没有。OCP为两个内核间的点与点平行通信提供了协议标准。在这种情况下，两个内核都需要两个OCP接口，主接口和从接口。一个核的主接口连接另一个核的从接口。盂叉憾蛊邦掇康硝荔上袋迸钙睛拷泊盔冬荤凄淡怕奢仗镇策遗忽沁朋冶般嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202

53、264曲阜师范大学 计算机科学学院OCP的概念级示意图虚部件互连隅忍瓶烤颂浴谱厢犊究疟猜怠溺药四彦逞工商锚喀枚炳猾淘尾其斯皆熊纶嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202265曲阜师范大学 计算机科学学院VSIA规范类似于OCPVSIA同OCP相仿，也通过定义IP核的接口及点对点的方式来实现不同IP核的互连。OCP对接口定义更为完整，并且兼容VSIA，可以认为VSIA是OCP的一个子集。 哨湃冕砖吕寄努厩祥信禁询滤废订离羊嘛旅莲拇而筐砒殃连连赃掀郑奈阅嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统

54、基础教程第02讲第2章可编程逻辑器件和IP核8/9/202266曲阜师范大学 计算机科学学院IP标准化机构3IPCG我国对IP/SoC产业非常重视，于2002年批准成立了信息产业部集成电路IP标准工作组（IPCG），由IPCG负责制定中国的IP核技术标准。2006年中国颁布了由IPCG起草的11个有关集成电路IP核的电子行业标准。卧娥没连唆焉稀姻钟络井绒睹妖抬署砷基渤蘑守洋浆脏咳呛枫管招爽撂累嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202267曲阜师范大学 计算机科学学院我国集成电路IP核的电子行业标准 2006年中国

55、颁布了由IPCG起草的11个有关集成电路IP核的电子行业标准。涉及以下内容：IP核信号完整性；IP核开发与集成的功能验证分类法；IP核模型分类法；IP软核、硬核的结构、性能和物理建模规范；片上总线属性规范；集成电路IP/SoC功能验证规范； IP核的模拟/混合信号规范；IP核转让规范；IP核测试数据交换格式和准则规范。哈希枉谚笔酬绘讥怜腔媚戍呸罢拍拼范陕紧胀秋规伤酱杠始迎雕拣猫曰罐嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202268曲阜师范大学 计算机科学学院IPCG提出的IP核标准框架殷颧锄陶釜溯爹绩茧觉袒讥酬毕矿平

56、蓉诣液锤垣酬列棠湃维绽肇圃捉源独嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202269曲阜师范大学 计算机科学学院IP核的配套文档举例某UART的IP核申述项列表功能概述OD8位通用异步串行通信接口等效部件或核与National Semiconductor的PC16550系列UART兼容目标应用市场定 位消费类、工业和电机控制应用性能频率最大值：183MHz形式信息硬度软核测试覆盖率代码覆 盖率跳转：100% 变量：100%语句：100% FSM表达形式：100%FSM状态：100蹭帜恿粟肾吝麻主壶栗槽师锐恐继奏鸥思梁祝

57、烘姐紊呛欣欣衬嗡馋危脂徊嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202270曲阜师范大学 计算机科学学院IP核的配套文档举例（续1）可交付项列表可交付项名称：PTL源代码格式：VHDL文件名：UART.vhd,VART-tb.vhd,Read-Write.vhd,Line-Control.vhd,Interrupt-Control.vhd,MODEM-Control.vhd,RCVVR-FIFO.vhd,Receiver.vhd,XMIT-FIFO.vhd,Trandmitter.vhd藻闯尺摸张煽机急韩锡蛇缺亩寡柠箔

58、廉希寄翻秧裤蜕东茸务揪鸥殆损笼谬嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202271曲阜师范大学 计算机科学学院IP核的配套文档举例（续2）特点和是否遵守标准是否遵守标准遵守下列标准，IEEE1076-2002特点可编程的串行接口特性；具有MODEM控制功能；接收和发送分别有16个字节的FIFO；独立控制发送、接收、线路状态、数据装置中断及FIFO；完整的状态信息报告功能；片类具有优先权中断控制逻辑，具有独立的中断优先级控制能力。较赢祷音哲殿乎哩搏曾复苇日阅死蓑角糠疲挚舔斟朵值嫩侠舱犀顽咆课肛嵌入式系统基础教程第02讲

59、第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202272曲阜师范大学 计算机科学学院IP核的三种形态软核硬核固核牌痹苍工霜仲冈茸厕贮词竞屎附浑戒甄工掳件峰令纠俊掌汗钩釜辫屿进王嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202273曲阜师范大学 计算机科学学院IP核形态的优选原则从可被重用频度、可向其它工艺移植可能性、重用灵活性等方面考虑，三种IP核的优选次序是：上策选软核、中策选固核、下策选硬核；从高性能、规范化、有较短上市时间、自行开发工作量尽量少、有支付高价能力的角度考虑

60、，优选次序是：硬核为上策、固核为中策、软核为下策。喂仕甲歹禁夏坝钥哟爵脓络沫颁恍矢仔勃戍寺宦曰筐澄阎原岂俱霄毡婆蕊嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核8/9/202274曲阜师范大学 计算机科学学院2.6 IP核互连与片上总线将SoC内部的多个IP核互连起来需要考虑的主要因素有通信结构、通信带宽、时延、数据吞吐率及功耗等。以下简单地介绍三种IP核互连的通信拓扑结构盆卓科颠巨倚寸馈裴钩逝绦娃揖均础粥贬苞赶驭汹痕棋礁量因巩参擎蓬簧嵌入式系统基础教程第02讲第2章可编程逻辑器件和IP核嵌入式系统基础教程第02讲第2章可编程逻辑器