现代数字系统设计05电子设计竞赛培训

1、现代数字系统设计技术全国大学生电子设计竞赛选拔培训郭万有2005.58/10/2022 数字集成电路、数字系统、EDA SOC与SOPC IP 核 基于FPGA/CPLD的数字系统设计EDA技术与现代数字系统设计 总结 DSP的FPGA实现 附：数字系统应用8/10/2022第一节数字集成电路、数字系统、EDA8/10/2022标准通用器件 （ SSI/MSI ）微处理器(CPU)、单片机（MCU）等软件组态器件，外围器件(LSI,VLSI)等1.1 数字集成电路门阵列（Gate Array）标准单元(Standard Cell) 可编程逻辑器件(Programmable Logic Devi

2、ce)PROMFPLAPALGALHDPLD FPGA ASIC 全定制(Full Custom)半定制(Semi-Custom)EPLD CPLD8/10/2022 可编程逻辑器件 经历了从PROM、PLA、PAL、 GAL、EPLD到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面不断地改进和提高。 目前,FPGA 已开始采用90nm工艺，集成度可达上千万门，速度可达千兆级，内置硬核、存储器、DSP块、PLL等,支持多种软核,成为理想的SOC设计平台8/10/2022VS 8/10/2022低速数字系统 信号速率：MHz平台： MCU、 SSI/MSI 、LSI、

3、VLSI中高速数字系统 信号速率：0 MHz 级 平台： DSP 、Embedded 、高端CPU 、CPLD高速数字系统 信号速率:00 MHz 级 平台：FPGA、ASIC现代数字系统 平台：FPGA、ASIC，内嵌DSP、ARM等 数字系统的设计对FPGA及EDA的依赖程度愈来愈高1.2 数字系统8/10/2022单片机系统8/10/2022DSP及嵌入式系统8/10/2022FPGA系统8/10/20221.3 EDA技术 EDA (Electronic Design Automation)，即电子设计自动化，是汇集计算机应用学、微电子学和电子系统科学最新成果的一系列电子系统设计软件。

4、 EDA 经历了三个发展阶段 ： CAD (Computer Aided Design)阶段 (60年代中80年代初) CAE (Computer Aided Engineering)阶段 (80年代初90年代) ESDA(Electronic System Design Automation)阶段 (90年代初以来的高速发展的阶段)8/10/2022数字系统EDA主要特征高层综合(HLS) 理论与方法取得进展，推动了行为级综合优化工具的完善与发展。采用硬件描述语言来描述设计：形成了VHDL和Verilog HDL两种标准硬件描述语言；采用 C 语言、 MATLAB描述数字逻辑也已成为现实。

5、采用平面规划 (Floorplaning)技术,对逻辑综合和物理版图设计进行联合管理。 可测性综合设计。开发了扫描输入、BLST（内建自测试）、边界扫描等可测性设计(DFT)工具，并已集成到EDA系统中。8/10/2022 著名EDA公司8/10/2022第二节 基于可编程逻辑器件的数字系统设计8/10/20222.1可编程逻辑器件结构基本PLD结构输入电路与阵列或阵列输出电路输入输出输入项乘积项或项8/10/2022PIACPLD 结构图I/O Control BlockLABLABLABLABLABLABLABLABLABLABLABLABLABLABLABLAB8/10/2022.IOC

6、IOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCFPGA 结构图.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCEABEAB嵌入式 阵 列8/10/20228/10/2022 ISE Foundation 包含了业界用于可编程逻辑设计的最先进的时序驱动实现工具，以及设计输入、综合和验证功能。 2.1可编程逻辑器件开发环境8/10/20221.3 可编程逻辑器件开发过程设计准备设计输入原理图硬件描述语言设计综合与实现优化合并、映射布局、布线生成编程文件功能仿真时序仿真器件测试器件编程8/10/2022设计输入路线图1K-5K10-1

7、00K100K-1M1M-10M19911993199519971999200120032005EquationsSchematicsRTLBehavioralVHDL/VerilogIntellectual PropertyMATLABDSP BUilDERC-CodeSystem C1Usable Gates (K)8/10/20221.4 基于FPGA设计的特点 PLD改变了传统的数字系统设计方法门级 板级 芯片级 EDA技术极大地提高了设计效率设计输入 设计综合设计实现 设计验证8/10/2022第三节IP CORE8/10/2022IP的定义 IP (Intellectual Pro

8、perty)是知识产权的简称。IP定义为：经过预先设计、预先验证，符合产业界普遍认同的设计规范和设计标准，具有相对独立功能的电路模块；可重用于 SoC或复杂ASIC/FPGA设计中。 在工业界，IP常被称为SIP (Silicon IP)或VC (Virtual Component)。在FPGA设计界，IP称为IP 核 （IPCore），有硬核(hard core ）、软核（soft core)之分.8/10/2022来源: Intel public presentationsIP的地位IC产业的三次分工8/10/2022工艺发展与设计效率之间的剪刀差 8/10/2022IP重用对设计生产率的

9、提高IP模块是设计重用的关键部分，是结束“设计间距”唯一有效的方法，如果没有它，半导体生产商和OEM供应商根本无法达到今天已经达到的水平。8/10/2022IP标准化组织NameEstablish TimeRegionFunctionVSIA1996U.S.A制定IP规范、标准；发展支撑软件VCX1998England提供IP发行标准和交易方法；为电子商务交易立法；提供数据库安全系统D&R1997U.S.A提供检索系统；支持查找和发展IP；基于因特网的IP管理系统OCP-IP2001U.S.A为面向“即插即用”的SOC设计提供一套完整的标准IP核插座接口协议8/10/2022Altera 公司

10、部分IP CoreMegaCoreFunctionVersion Supports OpenCorePlusSOPC Builder ReadyDSP Builder ReadyPCI Compiler: 32-bit Master/Target3.2.0 PCI Compiler: 64-bit Master/Target3.2.0 8-bit HyperTransportBus Interface1.3.0 DDR SDRAM Controller2.2.0 Finite Impulse Response Compiler3.1.0 Numerically Controlled Oscil

11、lator Compiler2.2.0 Fast Fourier Transform (FFT/IFFT)2.1.0 Color Space Converter2.2.0 Reed-Solomon Compiler, Decoder3.5.0 Reed-Solomon Compiler, Encoder3.5.0 Turbo Decoder1.6.0 Turbo Encoder1.6.0 Viterbi Compiler, Parallel Decoder4.1.0 Viterbi Compiler, Serial Decoder4.1.0 8B10B Encoder/Decoder1.5.0

12、 Parallel & Serial RapidIOPhysical Layer2.1.0 POS-PHY Level 2 & 3 Compiler1.3.0 POS-PHY Level 42.2.1 SONET/SDH Compiler2.3.0 UTOPIA Level 2 Master2.3.0 UTOPIA Level 2 Slave2.4.0 8/10/2022第四节SOC与SOPC8/10/2022IC设计发展周期图许氏循环揭示了集成电路产品沿着“通用”与“专用”波动发展的规律；预测了继SoC之后的下一代的产品将是一种通用器件：可重构SoC SOPC。SOPC8/10/2022系统

13、芯片 SOCSoC（System on a Chip）CPUDSPAnalogI/FROMPCB（System on a Board）8/10/2022SOPC System on a Programmable Chip8/10/2022SOPC的途径8/10/2022SOPC BuilderSOPCBuilder库中已有的组件：处理器 片内处理器 片外处理器的接口 IP外设 存储器接口 通用的微-外设 通讯外设 桥接口 数字信号处理（DSP）IP 硬件加速外设 8/10/2022Altera SOPC NiosII BuilderTMEBISRAM(Single Port)SDRAMCont

14、rollerDPRAMSDRAM InterfaceFlashInterfaceBridgeMaster PortSlave PortDual-PortRAM InterfaceARM-or MIPS-BasedProcessorPLLsPLDStripeInterconnectPortsCompleted SOPC ArchitectureConfigured IP CoresConfigured SiliconFeatures(e.g. Memory Mapping)8/10/2022Altera SOPCNiosII 实验板8/10/2022HardCopy 结构化的ASIC8/10/2

15、022嵌有IBM PowerPC处理器硬核 MicroBlaze的 FPGA 8/10/2022第五节DSP的FPGA实现8/10/2022Xilinx: 多达444个18X18嵌入式乘法器 丰富的DSP算法库 MATLAB/Simulink、 Xilinx System Generator for DSP Altera: FPGA 的DSP特性8/10/2022Altera FPGA上的DSP块8/10/2022在Altera FPGA上实现DSP8/10/2022 DSP Builder 将与MATLAB、Simulink块和Altera的IP MegaCore功能块组合在一起，从而把系统

16、级的设计和DSP算法的实现连接在一起。 DSP Builder允许系统、算法、和硬件设计去共享一个通用的开发平台。DSP Builder8/10/2022Altera DSP 设计流程 8/10/2022总结FPGA/CPLD成为现代数字系统设计的主力载体嵌入式处理器、DSP功能块的完善与开发 主导着当前FPGA结构的发展EDA软件以IP 核的设计及应用为重要内容现代数字系统的设计以SOC/SOPC为主要特征8/10/2022附：数字系统应用8/10/2022单元数字逻辑信号产生 NCO 数控振荡器 PWM 脉宽调制 PFM 脉频调制 DPLL 数字锁相环 。 。 。 8/10/2022单元数字逻辑信号变换 数字积分/微分 延时/单稳 分频/倍频/混频/频率合成 比例乘法器 。 。 。 8/10/2022单元数字逻辑信号处理 F