如何使用SiP半导体封装优化电路板空间

1、如何使用SiP半导体封装优化电路板空间目录 TOC o 1-5 h z HYPERLINK l bookmark2 o Current Document 序言1 HYPERLINK l bookmark4 o Current Document SiP超越其他2 HYPERLINK l bookmark6 o Current Document 克服空间限制2SiP及半导体封测展一一半导体封装测试行业市场开展趋势31.国内封测市场容量不断扩大3 HYPERLINK l bookmark11 o Current Document 2.半导体封测行业开展前景及趋势预测4.序言SiP是System in

2、 Package的缩写，中文名为系统级封装，在SEMI异质 集成路线中这样定义：系统级封装是一个包含多种具备不同功能器件的组合 体，能提供不同的功能，形成一个系统或者亚系统。这里可以包含有源器件、 无源器件、MEMS、光电子甚至已经封装好的器件。SiP可以有效地减小产品 尺寸，降低功耗。由于其已经集成了众多的器件，对于后端系统厂商而言，产 品设计难度降低、产品开发周期变短，厂商对于供应链管理的难度降低。另 外，由于多种芯片封装在一起，器件逆向工程的难度加大，产品被抄袭的难度 加大，产品生命周期延长。在不增加电子元件体积的情况下，导弹、军械和飞机平台等应用中的嵌入 式电子设备继续需要额外的处理和

3、性能能力。电子技术创造者可以使用各种技 术在更小的空间内提高性能和功能，包括相对密集的标准塑料四方扁平封装 (PQFP)、陶瓷和塑料球栅阵列(BGA)、芯片级封装(CSP)、板上芯片(CoB)和系 统级封装(SiP)多芯片封装。这些方法中的每一种都有潜在的优点和缺点。BGA和CSP存在诸如球间距 减小、影响二级可靠性的无铅球、窄温度能力和过时等问题。CoB还具有高密 度互连形式、热膨胀系数不匹配和昂贵复杂电路板的良率损失等缺点。电路板设计人员通常必须将这些技术组合成一种集成方法，以有效应对与 尺寸、重量和功率要求相关的挑战。除此之外，还需要延长产品生命周期、预 先计划的产品改进、现代化、技术更

4、新和操作系统开发，挑战可能是巨大的。第1页共5页每一代新一代平台都会改变组件选择的动态，需要在相同或更小的空间内提供 更大的容量和性能。. SiP超越其他就性能和上市时间的要求而言，SiP提供了最有效的解决方案。作为组装 在单个封装中的功能系统，SiP通常包含两个或更多不同的裸片。例如，一个 封装可以将处理器、可编程逻辑器件或FPGA与多种存储器类型相结合。这些 设备将与其他组件结合使用，包括电阻器、电容器、滤波器和稳压器。然后将 所有这些元素组装在中介层上，以创立用于预期应用的集成产品。SiP技术的优势包括能够在更短的上市时间窗口内实现更强大的功能，而 这是通过硅集成或ASIC开发无法实现的

5、。其他优点包括：1）减少电路板面积、电路板层数和本钱2）降低PCB级别的重量和布线复杂性3）将不同晶圆厂的不同芯片几何形状、硅技术或芯片整合到同一个封装中 的能力4）将高速设计从PCB中取出并将其包含在SiP中的能力5）使用同一封装中的芯片缩小的产品可升级性，对OEM透明6）减小系统中数字封装的尺寸具有挑战性，尤其是当处理性能和电路板空 间要求受到系统架构的高度限制时。诸如内存SiP或内存加FPGA器件等子系 统可以帮助确定系统是否必须重新设计或能够适应不断变化的需求。7）精心设计的SiP可以解决性能和生命周期管理问题。当尺寸和空间限制 至关重要时，制造商会主动与客户合作以提供特殊包装。此外，

6、当可以提供裸 片时，器件、封装和速度等级的衍生产品就被淘汰了，从而进一步减少了过时 的挑战。.克服空间限制最近的一个案例研究涉及特定应用电路板布局的设计挑战，说明了 SiP的 有效性。设计师的电路板面积约为160平方厘米。由于大局部电路板区域由无 源器件、连接器和电源设备等必要的支持电路组成，处理器、支持逻辑和存储 设备组件的剩余空间大约不到总面积的一半。第2页共5页对于此应用，每个处理器需要256 MB的DDR SDRAM。设计师最初考虑 在60个细间距BGA（FBGA）封装中使用10个512 MB DDR SDRAM来提供必要 的存储密度，每个FBGA的尺寸为10 mm x 12.5 mm

7、,间距为1 mm。这10个 器件总共需要布线600个焊球，并占用1, 250 mm2的PCB空间。考虑到系 统架构的要求和限制，根本没有足够的空间在板上安装这么多组件。为了克服这一挑战，设计人员从White Electronic Designs选择了两个256 MB 208 BGA DDR SDRAM,它们被组织成32Mx 72存储器件。这两个组件的 尺寸分别为13 mm x 22 mm,仅需要572 mm2的电路板空间（比CSP技术节省 50%以上）和416个要布线的焊球（I/O布线减少30%）o图1为电路板平面图 （实际布局进行了修改，以保护设计和实际应用的平安性）。这种高性能、高可 靠性

8、的SiP存储器件满足了有限区域的性能要求，并提供了额外的好处，包 括：1）100%老化组件确保设备可靠性2）100%测试温度范围31.27 mm间距阵列上的标准Sn63/37Pb冶金球，具有二级可靠性4）减少PCB设计中的层数，有助于最大限度地降低电路板本钱5）能够在相同或更小的占用空间内将256 MB DDR SiP升级到512 MB的 64M x 72或1 GB的128M x 72,从而满足技术更新或预先计划的产品改进需 求本案例研究展示了面临高数字内容和严格的空间、重量和高度要求的工程 师如何使用SiP半导体封装来优化电路板空间并实现性能和密度突破。4. SiP及半导体封测展半导体封装测

9、试行业市场开展 趋势4. 1.国内封测市场容量不断扩大随着消费类电子、汽车电子、安防、网络通信市场需求增长，我国封测市 场规模不断增长。数据显示，2013-2018年中国半导体封测市场规模从1099 亿元增长至2193亿元，年复合增长率达14.83%。从产业链位置来看，封装 测试位于半导体器件生产制造的结束一环，完成封装测试后的成品可应用于半第3页共5页 导体应用市场。当前国内主要封测厂商已掌握先进封装的主要技术，能够和日 月光、矽品和安靠科技等国际封测企业竞争。随着我国半导体行业不断扩容， 国内封装测试行业市场空间也不断扩大。4. 2.半导体封测行业开展前景及趋势预测(1)先进封装技术成为封

10、测行业追踪热点目前先进封装有两种技术路径：一种是减小封装体积，使其接近芯片本身 的大小，这一技术路径统称为晶圆级芯片封装(WLCSP),包括扇入型封装(Fan- in)、 扇出型封装(Fan-Out)、倒装(FlipClip)等。倒装是指芯片植球完成后，将 芯片电气面朝下进行封装的技术。该技术能够有效防止引线键合技术存在的阻 抗高、降低封装尺寸困难等问题。由于倒装技术采用金属球连接，能够缩小封 装尺寸，更适合应用在高脚数、小型化、多功能的IC产品中。随着物联网、 可穿戴设备、智能家居等新兴市场增长，倒装技术因其优良的电气性能、封装 密度高等特点，应用越来越广泛。另一种封装技术是将多个裸片封装在

11、一起，提高整个模组的集成度，这一 技术路径叫做系统级封装(SiP)。SiP工艺是将不同功能的芯片集成在一个封装 模块里，大大提高了芯片的集成度，是延续摩尔定律的规律重要技术。随着物 联网、可穿戴设备、智能家居、健康护理、安防电子、新能源汽车、光伏、智 能电网、5G通信射频等新兴应用领域市场的快速开展，对于先进封装的需求 逐渐增加，晶圆级封装成为全球主要封测企业技术研发的主要方向。(2)宽禁带材料成研发主流，带动MOSFET和IGBT等器件受追捧随着半导体性能要求的提高，高电压、高电流以及低功耗的材料成为研发 重点。宽禁带材料制作的半导体器件具有宽带隙、高饱和漂移速度、高临界击 穿电场等突出优点

12、，是大功率、高温、高频、抗辐照应用场合下的理想材料。利用宽禁带半导体材料制造的MOSFET和IGBT等产品受追捧。 MOSFET全称金属氧化物半导体场效应管，可广泛运用于数字电路和模拟电 路。使用宽禁带半导体材料制造的MOSFET那么可以承受更高的电压，在高温 与常温下导通损耗与关断损耗均很小，驱动电路简单，有利于电路节能和散热 设备的小型化。以上便是SiP及半导体封测展小编为大家整理的相关内容，如果大家对这第4页共5页 方面比拟感兴趣，可以到SiP及半导体封测展参观交流。2022年10月12-14 日，SiP及半导体封测展将于深圳国际会展中心（宝安新馆）隆重开幕，将以“跨 界+芯+智造”为创新理念，展会将汇聚1,200个企业及品牌参展，展示电子元 器件、PCBA制程、智能制造、EMS服务、半导体封测等相关的国内外设备新 品及先进技术解决方案。与同期多展联动，带来消费电子、家电、工控、通信 通讯、汽车、触控显示、新能源、医疗器械、光电等领域跨界商机，绽