静电防护教案课件

1、静电防护2 培训课程大纲ESD防护培训课程ESD原理和危害ESD防护和实例第1页/共43页3ESD原理ESD：英文Electrical Static Discharge的缩写，中文解释为静电放电.ESD产生原理：具有不同静电电位的物体由于直接接触或静电感应所引起的物体之间静电电荷的转移（Electro-Static-Discharge）通常指在静电场的能量达到一定程度之后，击穿其间介质而进行放电的现象电荷积累快速放电第2页/共43页4ESD原理ESD产生三要素:缺少任何一个都构不成ESD问题。干扰源敏感设备耦合途径第3页/共43页5 ESD原理静电波形及参数1. 影响ESD放电能量参数:峰值电

2、流 上升时间变率 按傅立叶转换(Fourier transform) 可知时间变率蕴含着频率成份: IEC 61000-4-2电流波形上升时间0.7ns , 频宽可达到300MH以上如图: IEC 61000-4-2 之放电电流及频率响应频宽.第4页/共43页6 2: IEC 61000-4-2 放电电流上升时间.放电测试电压 (kV)IEC 61000 -4-2峰值放电电流(A)上升时间tr (ns)27.50.7 - 14120.7 - 16250.7 - 18300.7 - 1Contact dischargeAir dischargeLevelVoltage kVLevelVoltag

3、e kV12122424363848415XSpecialXSpecial注(1):X保留对产品各别指定的测试规格.(2):测试环境相对湿度须保持30%60 %; 1535(3):样品至少须打200次以上的放电.3: IEC 61000-4-2 测试电压与还境条件.第5页/共43页7ESD静电放电的危害1。静电在工业生产中造成的危害 产品失效（产品不可靠） 客户抱怨 静电放电（ESD）造成的危害：1、引起电子设备的故障或误动作，造成电磁干扰如： 驱动电路程序被ESD打乱，出现花屏，白屏，声音不正常。2、击穿集成电路和精密的电子元件，半导体元件或者促使元件老化，降低生产成品率3、高压静电放电造成

4、电击，危及人身安全4、在易燃易爆品或粉尘、油雾的生产场所极易引起爆炸和火灾第6页/共43页8ESD静电放电的危害ESD 对造成电子组件失效情况 (1) 硬件失效(Hard failure) ESD电弧电压(Spark voltage)窜入半导体内部使绝缘部位损坏.如在P-N接合点短路或开路,内部绝缘的氧化层贯穿(punch-through)-金属氧化处理部位产生熔蚀(melting)等, 这都是属于永久性失效. (如键盘, 或I/O界面的连接器)直接带入ESD突波电流损害电路. 要预防这种直接伤害。 方法： 并联一颗静电抑制器,串联一颗电阻或并联电容在这些电路上就可以限制流经IC的ESD电流.

5、 第7页/共43页9 (2) 潜在性失效(Latent failure) 当ESD发生时系统虽暂时受到影响,仍然可继续动作, 但功能会随时间逐渐变差,隔数日或数周后系统出现异常, 最后成为硬件失效. (3) 场强感应失效 (Field induction failure) ESD的高压放电火花跟电流会产生电场辐射效应, 这种宽带的辐射, 经常使临近的电路受干扰而失常, 如Latch-Up, 或暂时性程序错乱,及数据流失等, 严重时更会损伤硬件成为永久行硬件失效. ESD静电放电的危害第8页/共43页10ESD预防ESD防护和实例ESD软件ESD硬件FPGACECPLDRegisterRAM地址

6、存储器开关矩阵寄存器结构PCB LAYOUTSurge提升定位距离复位电路I/O位置（端口）完整大地 与屏蔽电源并静电抑制器电源线并抑制器电路设计PCB Layout原理图设计FPGA第9页/共43页11 ESD防护和实例1。结构把端口的地与金属壳相连接而加大ESD的泄放空间第10页/共43页12 ESD防护和实例2。结构第11页/共43页133。结构螺丝钉要避免伸入机构内成为天线（方法截断，换小号螺丝，嗍胶螺丝） ESD防护和实例第12页/共43页144。结构把端口的地与金属壳相连接而加大ESD的泄放空间 (左)ESD从隙缝窜进内部对PCB的IC放电 (右)机壳内加一道辅助接地保护电路板 E

7、SD防护和实例第13页/共43页15塑壳内层喷导电漆 屏蔽5。结构高速线（如电源线，排线等）尽量远离金属位置（地），把电源线与地隔离开6。结构 ESD防护和实例第14页/共43页16 谈到系统产品的静电防护设计, 必须从原理图设计开始做ESD的保护. 1.ESD电流直接流经敏感电路组件的接脚,造成永久性损坏: (如键盘, 或I/O界面的连接器)直接带入ESD突波电流损害电路. 要防护这种直接伤害。方法： 并联一颗静电抑制器,串联一颗电阻或并联电容在这些电路上就可以限制流经IC的ESD电流. . ESD电路设计 ESD防护和实例第15页/共43页172.ESD电流 流经地回路造成复位,重启损坏:

8、 假设接地线为低阻抗, 经ESD脉冲电流通过, IC接地的阻抗 容易产生（地电位）跳动 (Ground Bounce), 这种地 的电位弹跳会使IC重置或锁定, IC如被锁定时 非常容易被供应的电源摧毁. 要防护这种地电位跳动。方法： 电源并联一颗静电抑制器,串联一颗电阻或并联电容在这些电路上就可以限制流经IC的ESD电流. Layout扩大地层的完整性,地的屏蔽性,地层的吸收性ESD电路设计 ESD防护和实例第16页/共43页183.电磁场间接耦合: 例:如垂直板与水平板之放电, 使电路造成重置, 对于高阻抗组件曾经有损坏之报告, 这种失效模式与PCB环路面积, 机构屏蔽好坏而定. 要防护这

9、种电磁场间接耦合。方法： 可以从机体的结构屏蔽和PCB设计布线着手. Layout扩大地层的完整性,地的屏蔽性,地层的吸收性.ESD电路设计 ESD防护和实例第17页/共43页19原理图ESD设计 ESD防护和实例第18页/共43页20原理图ESD设计PCB上用箝制电路或突波吸收ESD静电抑制器抑制 瞬间高压 ESD防护和实例第19页/共43页21PCB布局架构对突波 I/O端抑制电路原理图ESD设计 ESD防护和实例第20页/共43页22原理图ESD设计以低通ESD滤波及突波ESD吸收器方式疏导ESD能量 ESD防护和实例第21页/共43页23原理图ESD设计I/O控制信号加ESD静电抑制器

10、保护 ESD防护和实例第22页/共43页24（RESET）复位电路设计原理图ESD设计 ESD防护和实例第23页/共43页25原理图ESD设计 ESD防护和实例第24页/共43页26原理图ESD设计 ESD防护和实例第25页/共43页27原理图ESD设计 ESD防护和实例第26页/共43页28原理图ESD设计 ESD防护和实例第27页/共43页29原理图ESD设计PCB上用IR（遥控）电路或突波吸收ESD静电抑制器抑制 瞬间高压 ESD防护和实例第28页/共43页301层4层1。加大地的泄放面积保持地的完整：1.平整地：铺铜均匀，保持地的电阻值不变，互相之间水平状态（地平面平稳）2。环绕地数据

11、线用地包围3。地孔越多越好，并使每层地紧密连合一起 ESD防护和实例PCB Layout防护设计第29页/共43页311。加大地的泄放面积保持地的完整：1.平整地：铺铜均匀，保持地的电阻值不变，互相之间水平状态（地平面平稳）2。环绕地数据线用地包围3。地孔越多越好，并使每层地紧密连合一起地层 ESD防护和实例PCB Layout防护设计第30页/共43页32环绕地 地孔越多越好，并使每层地紧密连合一起 ESD防护和实例PCB Layout防护设计第31页/共43页33PCB Layout防护设计接地不仅涉及产品或系统的电气安全，而且关联着电磁兼容和其测量技术。良好的接地可以保护设备或系统的正常

12、操作以及人身安全，可以消除各种电磁干扰和雷击，ESD等。所以接地设计是非常重要的，但也是难度较大的课题。 地线的种类很多，有逻辑地、信号地、屏蔽地、保护地、数字信号地、模拟信号地、接机壳体的地、地线的布置、还要注意接地线在各种不同频率下的阻抗等，接地的方式也可分单点接地、多点接地、混合接地和悬浮地等。理想的接地面应为零电位，各接地点之间无电位差。但实际上，任何“地”或接地线都有电阻。 当有电流通过时，就会产生压降，使地线上的电位不为零，两个接地点之间就会存在地电压。当电路多点接地，并有高速信号层(信号线)通过时，就将构成地环路干扰电压。 因此，接地技术十分讲究，如信号接地与电源接地要分开，复杂

13、电路采用多点接地和公共地等。 ESD防护和实例第32页/共43页341.低功率PCB布线要点:提起PCB布线，许多工程技术人员都知道一个传统的经验：正面横向走线、反面纵向走线，横平竖直，既美观又短捷；还有个传统经验是：只要空间允许，走线越粗越好。可以明确地说，这些经验在注重ESD的今天已淘汰。要使单片机系统有良好的ESD性能，PCB设计十分关键。一个具有良好,ESD性能的PCB，必须按高频电路来设计?这是反传统的。单片机系统按高频电路来设计PCB的理由在于：尽管单片机系统大部分电路的工作频率并不高，但是EMI的频率是高的，ESD测试的模拟干扰频率也是高的8KV。要有效抑制EMI，顺利通过ESD

14、测试，PCB的设计必须考虑高频电路的特点。单片机系统 ESD防护和实例PCB Layout防护设计第33页/共43页35（1）要有良好的地线层。良好的地线层处处等电位，不会产生共模电阻偶合，也不会经地线形成环流产生天线效应；良好的地线层能使静电放电以最短的路径进入地线而消失。建立良好的地线层最好的方法是采用多层板，一层专门用作线地层；如果只能用双面板，应当尽量从正面走线，反面用作地线层，不得已才从反面过线。（2）保持足够的距离。对于可能出现ESD 耦合或幅射的两根线或两组或要保持足够的距离，如滤波器的输入与输出、光偶的输入与输出、交流电源线与弱信号线等。（3）长线加低通滤波器。走线尽量短捷，不

15、得已走的长线应当在合理的位置插入C、ESD静电抑制器，RC或LC低通滤波器。（4）除了地线，能用细线的不要用粗线。因为PCB上的每一根走线既是有用信号的载体，又是接收幅射干扰的干线，走线越长、越粗，天线效应越强。长线加低通滤波器。2.高频电路设计的要点：要有良好的地线层。保持足够的距离。 ESD防护和实例PCB Layout防护设计第34页/共43页36Power ESD Layout技术:无论是信息技术设备还是无线电电子、电气产品，都要有电源供电。电源有外电源和内电源之分，电源是典型的也是危害严重的电磁干扰源。如电网的冲击，尖峰电压可高达千伏以上，会给设备或系统带来毁灭性的破坏。另外，电源线

16、是干扰信号侵入设备的主要途径。因此，电源系统，特别是开关电源的ESD设计，是产品设计的重要环节。其措施多种多样，诸如供电电缆直接从电网总闸引出，电网引出的交流经稳压、低通滤波、电源变压器绕组间的隔离、屏蔽以及浪涌抑制和过压过流保护，ESD静电抑制器等。采用多层板，专门灌一层Power 层。 ESD防护和实例PCB Layout防护设计1.Power PCB Layout ESD要点:第35页/共43页37Power层 ESD防护和实例PCB Layout防护设计第36页/共43页38CPLD基本可编程逻辑单元ESD软件设计FPGA可编程输入/输出单元嵌入式块RAM丰富的布线资源底层嵌入功能单元

17、内嵌专用硬核可编程单元基本逻辑单元布线池；布线矩阵JTAG编程模块全局时钟；全局使能全局复位/置位单元软件刷新 纠正 ESD软件防护和实例第37页/共43页39ESD基本可编程逻辑单元查找表（LUT）寄存器（Register）带同步/异步复位和置位时钟使能的触发器（锁存器）软件刷新 纠正受ESD影响原因：驱动电路程序被ESD打乱 出现花屏，白屏，声音不正常。 解决方案：改变软件(驱动IC)刷新频率 ，寄存器刷新。 ESD软件防护和实例第38页/共43页40 ESD实验室第39页/共43页41ESD Suppressor BE T E K技术资料6. 结语对于电子产品ESD的防护应从设计着手,所谓“Designed-in at the device”,从零件的选用,PCB板的设计阶段,到成品系统布线整合,每个阶段都不能草率. 对于ESD让电子产品失效之三个因素: 1.瞬时涌入的大电流的热效应. 2.电压漂动 3.静电辐射场强 等都必须同时加上对策. 由其在PCB板布局是关系到