集成电路历史与发展趋势学时课件

1、 系统芯片（SoC）设计1目标与要求目标复习VLSI系统导论的知识介绍SoC设计的基本方法和技术建立架构SoC芯片的基本能力要求具有计算机体系结构的背景知识对数字电路有一定了解2什么是SoC逻辑单元Analog静态RAMCPU 内核PAD3课时安排周次内容1集成电路历史与发展趋势，设计指标2CMOS反相器性能的定性分析及优化设计，CMOS组合逻辑门设计3CMOS时序逻辑门设计，同步时序电路4存储单元，低功耗设计5芯片规划和设计6电子系统设计，系统总线14课时安排周次内容7系统总线18中断控制器IP和外部存储器控制器IP设计9DMAC控制器IP的设计，IP介绍10嵌入式微处理器111嵌入式微处理

2、器212芯片验证5课时安排周次内容13系统定义和计算模型14总复习6其它主讲王学香: 考核方式闭卷考试参考书数字集成电路电路、系统与设计（第二版）致谢本课件参考了多位国内外老师的相关课件，在此感谢这些做出贡献的老师们7 集成电路历史与发展趋势8为什么要设计集成电路？分为两个问题为什么要使用电子系统？为什么用集成电路构建电子系统？以计算机的发展为例从机械到电子从电子管到晶体管从晶体管到集成电路9第一台计算机 (1832)Babbage差分引擎25000个零部件3位10进制计算花费：1747010第一台电子计算机(1946)ENIAC17468个电子管6000个开关可做到每秒5

3、000个数的加法运算11第一个晶体管 (1947)William Shockley, Walter Brittain & John Bardeen (贝尔实验室)锗材料1956 Noble Prize电子管统治了20世纪的前半部分: 体积大、价格昂贵、功耗大、稳定性差现在，这一切改变了！12晶体管计算机TX-0 (MIT, 1953)Transistor (Manchester, 1955)13第一块集成电路 (1958)Jack Kilby (TI)5个器件锗材料2000 Noble Prize集成电路：在一个半导体材料上做了多个电子元器件，用互联线把它们连接起来，成为一个电子器件。14第一

4、块商用集成电路 (1961)Fairchild（仙童）1bit存储器4个晶体管和5个电阻小规模集成电路的时代开始了Fairchild被认为是硅谷人才摇篮15处理器的诞生 (1971)Intel 40042300个晶体管第一个单芯片计算机标志着大规模集成电路时代的开始10um工艺4位数据位宽108KHz主频16使用IC来构建电子系统电子系统的构建从电子管开始，然后让电子管小型化晶体管替代电子管，然后让晶体管小型化元器件越来越便宜，但是再便宜也要成本整个系统的成本和复杂度相关集成电路的出现让电路的制造变得像印照片一样容易元器件可并行制造成本和元器件个数无直接关系17集成电路的优点集成的特性有利于减

5、小体积提高速度降低功耗集成降低了制造成本几乎不存在组装的成本18处理器继续发展1974 , Intel 8080 第一颗通用微处理器8位数据宽度, 4500个晶体管1979, Motorola 68000最强大的16位微处理器之一68000个晶体管大规模IC时代的标志性产品1981, HP Focus Chip早期的32位处理器450,000个晶体管超大规模集成电路(VLSI)时代来临19Pentium 4 (2019)0.18um工艺1.42GHz主频L2缓存: 256 KB总线速度: 400 MHz晶体管数: 4200万功耗: 44-55W 典型应用: PC20Intel Core 2 (

6、2019)2.9亿个晶体管3GHz主频65nm CMOS工艺面积143 mm221VLSI发展带来的变化Cray-1: 世界上最快的计算机 (1976-1982)64Mb存储器 (50ns cycle time)40Kb寄存器 (6ns cycle time)1百万门 (4/5 input NAND)80MHz主频功耗115kWIn 90nm工艺 (2019)64Mb = 9mm240Kb寄存器 = 0.13mm21百万个NAND4 gates = 4mm23.5mm x 3.5mm芯片面积, 和指甲大小接近CRAY - 122微处理器路线图(Intel)2019年，晶体管诞生60周年之际,

7、Intel发布45nm工艺的Penryn微处理器, 拥有8.2亿个晶体管。23VLSI的发展趋势晶体管更小, 更快, 更低功耗, 更便宜几十年前，Gordon Moore已经预见了这种趋势，并成功做出了预测。24摩尔定律1965, Gordon Moore预测单个芯片上的晶体管数目每1824个月会增加一倍Gordon MooreIntel Co-Founder & Chairman Emeritus25晶体管数目26工作频率272000年预测的功耗真是如此？28实际功耗29功率密度功率密度的升高，导致散热成本大大增加30散热不好有何结果？图片来自 tomshardware/2019/09/17

8、/hot_spot31摩尔定律能维持多久？历史证明了摩尔定律是正确的它会失效吗？物理限制: 65nm工艺下，SiO2的厚度大概是5个原子直径大小经济限制: 技术的发展需要金钱支撑摩尔在2019年说，“摩尔定律”还可以继续保持10年，但之后就很难了。32摩尔定律的影响新一代的制造工艺是原来的0.7倍新一代的芯片可集成原来2倍的功能，而芯片面积却没有明显增加同样功能的芯片，成本降低一半但新的挑战也随之而来33设计复杂度集成了越来越多的晶体管，难以用传统的手工方法来设计和处理解决方法：CAD工具层次化设计设计复用34功耗和噪声功耗变大，散热成为不得不考虑的问题电路复杂以后，产生噪声和互相干扰解决方法

9、:更好的物理设计35连线面积器件多了以后，互连线也随之增加，连线占用了大量的硅片面积解决方法:增加更多的连线层使用CAD工具进行三维布线36互连线延时互连线变长，连线上的延时增加，成为限制电路性能的主要因素之一解决方法:使用铜材料做互连在物理上优化连线的长度，增加驱动能力，优化驱动器37设计能力38设计方法如何设计功能越来越多的电路?芯片的规模每两年增加一倍，但设计工程师的数量并没有每两年增加一倍所以，我们需要高效的设计方法用层次化抽象的方法来设计电路39VLSI不同层次的抽象设计规范(what the chip does, inputs/outputs)架构major resources,

10、connections功能logic blocks, FSMs, connections电路transistors, parasitics, connections版图mask layers, polygons逻辑gates, flip-flops, latches, connections40芯片的层次n+n+SGD+物理器件晶体管电路门电路功能模块芯片41Future of scaling42不同设备的分类43More moore and more than moore44More than moore随着线宽越来越小，制造成本在成指数的上升；随着线宽接近纳米尺度时，支配半导体的物理基础理

11、论也越来越超越宏观的理论，而需要微观的量子理论，芯片的漏电也越来越大。一直驱动半导体行业的摩尔定律在经济和物理极限的作用下，不能再有效的引领这个行业的发展。目前互联网，泛在网络接入的发展，人们越来越多的关注超越摩尔定律或后摩尔时代。作为最现代化，最为精细化，最为技术密集的半导体行业怎样驱动人类工业文明的发展？也许：多层硅多功能芯片封装，作为sensor的MEMS和化合物半导体将引领半导体新的发展，这意味着技术上不再单纯依靠CMOS，而进入模拟技术（analog），射频技术（RF），传感及作动（sensor and actuator）综合时代，即开始芯片级系统时代system-on-chip。45Review（1）摩尔定律1965, Gordon Moore预测单个芯片上的晶体管数目每1824个月会增加一倍实际上单个芯片上的晶体管数目每两年增加一倍工作频率每两年提高一倍，现在已放慢了速度功耗曾经每两年提高不止一倍，现在已不再增加因为功率密度的增加会导致散热成本大大增加。46Review（2）摩尔定律所带来