EDA 实验2简单分频时序逻辑电路设计 实验报告

1、第 页共8页时序电路设计实验目的:1掌握条件语句在简单时序模块设计中的使用。学习在Verilog模块中应用计数器。实验环境:Windows7、MAX+PlusII10等。实验内容：模为60的8421BCD码加法计数器的文本设计及仿真。BCD码一七段数码管显示译码器的文本设计及仿真。用For语句设计和仿真七人投票表决器。1/20分频器的文本设计及仿真。实验过程:一、模为60的8421BCD码加法计数器的文本设计及仿真：(1)新建文本：选择菜单File下的New,出现如图5.1所示的对话框，在框中选中“TextEditorfile”按“OK”按钮，即选中了文本编辑方式。图5.1新建文本另存为Ver

2、ilog编辑文件，命名为“count60.v”如图5.2所示。在编辑窗口中输入程序，如图5.3所示。SaveA5图5.2另存为.V编辑文件Prqje-ctName图5.4设置当前仿真的文本设计count60.V-TextEditormodulecoantiO(qo_Jtrcoa匸claxa.r丄口3(1ulrir工亡日亡匸ulk:);*inpjitload,cifc2kfreset;_input:0data;atpat7:0qo-jtoatpatcoat;reg：0qot;always(pnsedgeelk)teginif(TEBEt)qoJt=0;elseif(loadqo_at.=data

3、;elseif(cinbeginif(qoat3;0=3)beginqojt【3:0=C;if(qoJt7：4=5)qoat7:4=0;elseqojt7;4=qoJt7;4十丄；endelseqoat3:0r图5.3模为60的8421BCD码加法计数器的设计代码设置当前文本：在MAX+PLUSII中，在编译一个项目前，必须确定一个设计文件作为当前项目。按下列步骤确定项目名：在File菜单中选择Project中的Name选项，将出现ProjectName对话框:在Files框内，选择当前的设计文件。选择“OK”。如图5.4所示。打开编译器窗口：在MAXplusH菜单内选择Compiler项，即

4、出现如图5.5的编译器窗口。图5.5编译器窗口选择Start即可开始编译，MAX+PLUSII编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个Altera器件中，同时将产生报告文件、编程文件和用于时间仿真用的输出文件。建立波形编辑文件：选择菜单File下的New选项，在出现的New对话框中选择“WaveformEditorFile”，单击OK后将出现波形编辑器子窗口。仿真节点插入：选择菜单Node下的EnterNodesfromSNF选项，出现如图5.6所示的选择信号结点对话框。按右上侧的“List”按钮，在左边的列表框选择需要的信号结点，然后按中间的=”按钮，单击“0K”，选中

5、的信号将出现在波形编辑器中。EnterModesfromSNF图5.6仿真节点插入（8）输入波形设置，保存波形文件，文本仿真：单击菜单File下的Save选项，在弹出的窗口中将波形文件存在以上的同一目录中，文件取名为count60.scf。单击MAXplusII菜单内选择Simulator选项，单击Start，接着打开OpenSCF（界面如下图5.7所示），即完成计数器的波形仿真。吕Simulator:TimingSimulationSimulationInput：countGO.scfSimulationTime!0.0nsStartTime：0.0nsUseDevice厂Setup/Hol

6、dCheckOutputsEndTime：OscillationGlitch图5.7Simulator仿真、BCD码一七段数码管显示译码器、七人投票表决器、1/20分频器的文本设计及仿真:（1）新建文本：“File”f“New”，出现如图5.1所示的对话框，“TextEditorfile”f“OK”。（2）另存为Verilog编辑文件：分别命名为“decode4_7.v”、“voter7.v”、“fdivision.v”，与图5.2类似。（3）在编辑窗口中分别输入各自相应的程序代码，分别如图5.8、图5.9、图5.10所示。regc,d,eff,g;always电(D3oiDorD丄orDOb

7、egincase(fDlfDO?)；耳匕rU4dl:c4d2:-affcfc4d3:24c4d4:24c呛P5；“匕rU4d6:24c4d7:-affcfc4dS;-a,fc,c4dSIcdfefffg-=7blll0000;心g亡,f,?=71111111；f,g-?=7billion：efIfg=tlllllia；d,e,f,=710110000;fdfefffg-=7bll01101;d亡丄gyt/LlllOOl;ffg-=7bO110011;endmaduleLir21|Col10|INS图5.8BCD码一七段数码管显示译码器的设计代码vot&rJ.v-TextEditornodule

8、votei7(passvot亡)；oatpatpass;iTiput7;1vote;reg2:0sura;integex1;regpass;always(vote)beginSJIT=0jfoi(1=1ji=7;i=i+lif(vote1)BJir.=sizm.+l;(sum)pass=l;elseE3SS=0;end亡ndmadalerLine16Col1flNS图5.9七人投票表决器的设计代码魯fdivision.v-TextEdito-rnoduleidivlslon(RE5ET,F10MB,F500K);inpJtRESET,FlOME;JCpatF500E;regFEOOKBjreg

9、：0j；always(posedgeFlOWE)if(JRESET)teginF500X3=0j=；endelsebeginif(n=i3Jbeginj=0；F5OOKB”按钮，插入仿真节点。单击“OK”，选中的信号将出现在波形编辑器中。与图5.6类似。输入波形设置，保存波形文件，文本仿真：单击菜单File下的Save选项，在弹出的窗口中将波形文件存在以上的同一目录中，文件分别取名为decode4_7.scf、voter7.scf、fdivision.scf。单击MAXPlusII菜单内选择Simulator选项，单击Start，接着打开OpenSCF(界面与图5.7类似)，即完成对以上实验的

10、波形仿真。实验结果及分析：、模为60的8421BCD码加法计数器实验的仿真结果，如下图5.11所示:逾count60.sef-Wave-formEditorPRef:400.0ns701.0nsInterval:301.0ns4Name:Value:nA200.0ns1400Ous400.0ns00.0nsi81一reset_x-elk-_z&Utqout87|dataa3.Oder|dataa3.088|dataa3.Oder|dataa3.000:DC01X2)(讥00口L1!X$Q0I1!X$糾H00H02H0H0H2H2图5.11模为60的8421BCD码加法计数器仿真波形窗口、BCD

11、码一七段数码管显示译码器实验的仿真结果，如下图5.12所示:飞decode4_7.scf-WaveformEditoiTRefName:D310463.0ns101Interval:-463.0ns463.0ns5的10H*Time:|0一Oris200.0ns400.0nsValue:0GOO.0ns图5.12BCD码一七段数码管显示译码器仿真波形窗口三、七人投票表决器实验的仿真结果，如下图5.13、图5.14所示:voter7,sH-Wavefo-rmEditorRef:Name:58.0ns_vote了_vote6_voteEvote4_voteSvote2_votel王Time:|篦了一OnsInterval:309.0ns图5.13七人投票表决器仿真波形窗口（不通过）voter7.scf-Wavefo-irmEditor1=1Ref:152.0nsTime:153.0nsInterval:1.0ns152.0nsName:200.0ns400.0nsGOO.On_vote7vote6_voteS_xviote4_vote3=