数字电子技术课程设计报告指导书新

1、-PAGE . z数字电子技术课程设计指导书设计课题:数字电子钟的设计姓 名:凯专 业:电气工程及其自动化 班 级:电气6班学 号:08020217日 期2010年 12月1日2010年12月28日指导教师:*钦民目 录1设计的任务与要求12方案论证与选择13单元电路的设计和元器件的选择53.1六进制电路的设计6 3.2十进制计数电路的设计6 3.3六十进制计数电路的设计6 3.4双六十进制计数电路的设计7 3.5时间计数电路的设计8 3.6校正电路的设计8 3.7时钟电路的设计8 3.8整点报时电路的设计93.9主要元器件的选择104系统电路总图及原理105经历体会10参考文献11附录A：系

2、统电路原理图12附录B：元器件清单13-. z数字电子钟的设计1. 设计的任务与要求数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，此次设计数字钟就是为了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时序电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.1设计指标 1. 时间以12小时

3、为一个周期；2. 显示时、分、秒；3. 具有校时功能，可以分别对时及分进展单独校时，使其校正到标准时间；4. 计时过程具有报时功能，当时间到达整点前10秒进展蜂鸣报时；5. 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。1.2 设计要求1. 画出电路原理图或仿真电路图；2. 元器件及参数选择；3. 编写设计报告 写出设计的全过程，附上有关资料和图纸，有心得体会。2. 方案论证与选择2.1数字钟的系统方案数字钟实际上是一个对标准频率1HZ进展计数的计数电路。由于计数的起始时间不可能与标准时间如时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用

4、石英晶体振荡器电路构成数字钟。数字钟的整体方案框图和原理图如图.1所示。( a ) 数字钟整机框图形式一 ( b ) 数字钟的原理图( c ) 数字钟整机框图形式二( d ) 数字钟整机框图形式三图.1 数字电子钟方案框图2.2 晶体振荡器电路石英晶体振荡器是利用石英晶体二氧化硅的结晶体的压电效应制成的一种谐振器件，它的根本构成大致是：从一块石英晶体上按一定方位角切下薄片简称为晶片，它可以是正方形、矩形或圆形等，在它的两个对应面上涂敷银层作为电极，在每个电极上各焊一根引线接到管脚 上，再加上封装外壳就构成了石英晶体谐振器，简称为石英晶体或晶体、晶振。其产品一般用金属外壳封装，也有用玻璃壳、瓷或

5、塑料封装的。石英晶体振荡器是一种高精度和高稳定度的振荡器，被广泛应用于彩电、计算机、遥控器等各类振荡电路中，以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。 国际电工委员会IEC将石英晶体振荡器分为4类：普通晶体振荡SP*O，电压控制式晶体振荡器VC*O，温度补偿式晶体振荡TC*O，恒温控制式晶体振荡OC*O。目前，开展中的还有数字补偿式晶体损振荡DC*O微机补偿晶体振荡器MC*O等。晶体振荡器电路给数字钟提供一个频率稳定准确的32768HZ的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波

6、的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，本次设计采用了后一种。如图.2所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反应电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反应网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。图2 CMOS 晶体振荡器仿真电路2

7、.3时间计数电路一般采用十进制计数器如74HC290十进制计数器、74HC390双十进制计数器等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其部逻辑框图如图.3可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端高电平有效，74290 、74HC290 、74LS290 TTL 二/五分频十进制计数器三种型号功能类似。这种双单片电路有八个主从触发器和附加门，以构成两个独立的4 位计数器，可以实现等于2 分频、5 分频乃至100 分频的任何累加倍数的周期长度。当连成二五进制计数器时，可以用独立的2 分频电路在最后输出级形成对称波形矩形波。每个计数器又有一个去除输入

8、和一个时钟输入。由于每个计数级都有并行输出，所以系统定时信号可以获得输入计数频率的任何因子。秒个位计数单元为十进制计数器，无需进制转换，只需将A与B下降沿有效相连即可。A下降没效与Z秒输入信号相连，3可作为向上的进位信号与十位计数单元的A相连。秒十位计数单元为六进制计数器，需要进制转换。将十进制计数器转换为六进制计数器的电路连接方法如图4所示，其中2可作为向上的进位信号与分个位的计数单元的A相连。图3 74HC390部功能图图4 十进制-六进制转换电路分个位和分十位计数单元电路构造分别与秒个位和秒十位计数单元完全一样，只不过分个位计数单元的3作为向上的进位信号应与分十位计数单元的A相连，分十位

9、计数单元的2作为向上的进位信号应与时个位计数单元的A相连。时个位计数单元电路构造仍与秒或个位计数单元一样，但是要求，整个时计数单元应为十二进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进展十二进制转换。利用片74HC390实现十二进制计数功能的电路如图5所示。图5 十二进制计数器电路另外，在图5所示电路中，尚余个二进制计数单元，正好可作为分频器2Z输出信号转化为1Z信号之用。备注1：74LS290功能简介：74LS290是异步十进制计数器。其逻辑电路图和引脚图如图.6(a)、(b)所示，它由1个1位二进制计数器和1个异步五进制计数器组成。如果计数脉冲由CPA端引入，

10、输出由QA端引出，即得二进制计数器；如果计数脉冲由CPB端输入，输出由QBQD引出，即得五进制计数器；如果将QA与CPB相连，计数脉冲由CPA输入，输出由QAQD引出，即得8421码十进制计数器。因此，又称此电路为二五十进制计数器。表.1是74LS290的功能表。(b)图.6表.1 74LS290的功能表复 位 输 入置 位 输 入时钟输 出R0(1)R0(2)R9(1)R9(2)CPQAQBQCQDHHLLLLLHHLLLLLHHHLLHLL计 数LL计 数LL计 数LL计 数由表可以看出,当复位输入R0(1)=R0(2)=1，且置位输入R9(1)R9(2)0时，74LS290的输出被直接置

11、零；只要置位输入R9(1)=R9(2)1，则74LS290的输出被直接置9，,即QDQCQBQA1001；只有同时满足R0(1)=R0(2)0和R9(1)R9(2)0时，才能在计数脉冲(下降沿)作用下实现二五十进制加计数。74HC290、74HCT290的逻辑功能和引脚图与74LS290完全一样。备注2：74LS390参数介绍典型参数：f工作频率=35MH；Pd=75mW。2.4译码驱动及显示单元电路选择CD4511作为显示译码电路；选择LED数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。计数器实现了对

12、时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为七段数码送到数码管中显示出来。管脚标示图 部逻辑图CD4511是BCD锁存/7段译码器/驱动器，常用的显示译码器件，MA*7219和他功能差不多。CD4511引脚功能： BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态是怎么样的，七段数码管都会处于消隐也就是不显示的状态。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。LT：3脚是测试信号的输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七

13、段均发亮全部显示。它主要用来检测数7段码管是否有物理损坏。A1、A2、A3、A4、为8421BCD码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。CD4511的里面有上拉电阻，可直接或者接一个电阻与七段数码管接口。2.5校时电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用S与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ不可太高或太低信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正

14、信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图6。图6 带有消抖电路的校正电路2.6整点报时电路电路应在整点前10秒钟开场整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA

15、相与，从而产生报时控制信号。报时电路可选74HC30来构成。74HC30为8输入与非门。74HC30的作用和功能：74HC30是8输入单与非门，脚1,2,3,4,5,6,11,12是与非门的输入脚，8脚是与非门的输出脚，7脚是GND，14脚是VCC，9,10,13未连为N/C。图7 整点报时电路3. 单元电路的设计与元器件选择数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。3.1 六进制电路的设计由74HC390、7400、数码管与4511组成，电路如图8。图8 六进制电路3.2 十进制电路的设计由74HC390、7400、数码管与4511组成

16、，电路如图9。图9 十进制电路3.3 六十进制电路的设计由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如图10。图10 六十进制电路3.4 双六十进制电路的设计由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图11。图11 双六十进制电路3.5 时间计数电路的设计由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图12。图12 时间计数电路3.6 校正电路的设计由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两局部，电路如图13。3.7 时钟电路的设计由

17、晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图14。图13 校正电路图14 时钟电路3.8 整点报时电路由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图15。图15 整点报时电路3.9主要元器件的选择1共阴八段数码管6个；2CD4511集成块6块；3CD4060集成块1块；474HC390集成块3块；574HC51集成块1块；674HC00集成块4块；774HC30集成块1块；4. 系统电路总图及原理将设计的各个单元电路进展级联，得到数字电子钟系统电路原理图见附录A。5经历体会通过这次对数字电子钟的设计作，让

18、我了解了电路设计的根本步骤，也让我了解了关于数字钟的原理与设计理念，要设计一个电路先进展软件模拟仿真再进展实际的电路制作。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。参考文献：1 建领. 51系列单片机开发宝典M. : 电子工业, 2007.2 边春元等. C51单片机典型模块设计及应用M. : 机械工业,2021.3 为等.