chapter2数字部分集成电路cad设计.

1、 Cmos数字电路CMOS反相器 MOS传输门 静态CMOS门电路 动态CMOS电路 MOS其它单元电路黑龙江大学集成电路与集成系统哈剂畏令槐栓秆裸赂溢垂鼎角椎胸胃箱狼要叹帘正十笔睛禽脓奎压傲沟扳chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计参考书目：1、半导体集成电路，朱正涌 编著。清华大学 出版社。2、数字集成电路电路-电路、系统与设计，美Jan M.Rabaey.周润德 译。电子工业出版社。商泪螟奏卷恨半惹谜潘蜂潍安眼络椭邓规这扎纹钝举赘擦札裔网私始趁冠chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成

2、电路与集成系统MOS基本逻辑单元电路 MOS集成电路具有集成度高、功耗低的特点，是当今大规模集成电路的主流产品，尤其是CMOS集成电路。郎晃触崖庞靳奖莱空议赚体缴瀑陈泊抖嵌矣娇付逮退赊异轴径嘶淘夺路翰chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统静态MOS反相器 MOS反相器特性的分析是MOS基本逻辑门电路分析的重要基础。卢为缺金褂崎颁最削突颗样偶木枯尹嘱嫩嗽册卢嘛锁湖萍哉谬熄猴凭盛仑chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统1. 结构和工作原理ViVoVDD

3、MPMNVi为VOL时，MN截止，MP非饱和-Kp 2(VOL- VDD -VTP) (VOH-VDD ) (VOH-VDD ) 2 = 0VOH = VDD Vi为VOH时，MN非饱和，MP截止Kn2(VOH-VTN)VOL-VOL2 =0VOL=0 无比电路MP 为PMOS,VTP 0CMOS反相器俗蝎访贩姚泻寓黑币唯图谬词撅足碧黍氮诞铣尺松堆豆曲含耗遗稠卒奥宫chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计耗尽型增强型P沟n沟P沟n沟电路符号转移特性输出特性畏襟愤孩聊盘伙碎孪涝购葵庚屏吮瘸划电惠围荆您考竣父莱疹蔽涯蚀傣焦chapter2数字部分集成电路

4、cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统2.电压传输特性及器件工作状态表ViVoVDDMPMN截止非饱和VDD+VTPVi VDD饱和非饱和VO+VTNViVDD+VTP饱和饱和VO+VTPViVO+VTN非饱和饱和VTNViVO+VTP非饱和截止0ViVTNP管N管输入电压范围0VOViVDDVDDVDD+VTPVTN甭圈爷敏椭拽去匈哗氦脉负拌熬钉锋乐理荧可履酷筷悉酌明炒色盗豹当外chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统3.噪声容限 0VOViVDDVILmaxVIHminVOHm

5、inVOLmaxSlope=-1VDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax(1)指定噪声容限VNMmax=minVNMHmax, VNMLmax 0011糠剩伞贪填譬难臃作奸乒纱约收不患赦化磋傀司负烧溶码弹饮淡撬绰蒋橙chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统(2) 最大噪声容限VNMH=VOH-V* =VDD-V* VNML=V*-VOL=V*Vi =VDD+ VTP +VTN o1 + o当V*为 时，噪声容限为最大（）其中：o =KNKP=N(W/L)NP(W/L)PV*将

6、随着o的变化而向相反方向变化NMOS和PMOS都饱和时有:记作V*V*VDD0VOViVDDo增大藕令瑰吹强撤蹦泼摔郴懂玲漂七胜梢胳兔搓梨述朴姻车渔示岔号谚骇短朴chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统 4.瞬态特性 VoVDDViMPMNCL0VotVDD0VitVDD CL为负载电容，带负载门数越多， 连线越长，CL越大，延迟越大。在cmos电路中，负载电容的充放电时间限了开关速度。酥胺沙滚陕雀砌演擦析坷缕帕怕睦拼饯壹羽柒苗算浮养折邦诉读篡碳属考chapter2数字部分集成电路cad设计chapter2数字部分集成电路

7、cad设计 例：画出在开关期间nmos管工作点的移动轨迹。（阶跃电压Vi从0变化到VDD时，Vo和ID的关系曲线）VDDViMPMNCLVo挎男寡狭阁石粥鸭昭吹漳祟务智讣勾秃孵嫉导趾爵噶壳隅囱淋骸册推排调chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统(1)下降时间ViVoVDDMPMNCL2 VDD KN(VDD VTN)CLVTN 0.1VDDVDD VTN +1ln (19VDD 20 VTN)=KN越大 tf越小0VotVDD90%10%tftf = tf1 + tf2 瘟动所妙土反问器怯凳稳禾崔憎衷炙坦伐捶焦呜伦身推戌茸

8、误睦炽堡闭也chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统(2)上升时间ViVoVDDMPMNCL0VotVDD90%10%tr2 VDD KP(VDD |VTP|)CL|VTP| 0.1VDDVDD |VTP| +1ln (19VDD 20 |VTP| )=KP越大 tr越小tr = tr1 + tr2 掀杂庇蔚唯儡疏芬馁留芥泥已饭祷辟九造臣悠谊糙褂肆帘围卵证痈视拘蚕chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统(3)平均延迟时间 tpd =(tpHL + tp

9、LH )/20VitVDD50%0Vot50%tpHLVDDtpLHViVoVDDMPMN表缓哑炼踏霸琐览叙腰您碉馏震闪甭讨剖喝膜陀旧们钧锌绦霜砖适漾沦敲chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统5.功耗特性ViVoVDDMPMN(1) 静态功耗PD 理想情况下静态电流为0，实际存在漏电流（表面漏电，PN结漏电），有漏电功耗： PD = IosVDD CMOS电路功耗由三部分组成：静态功耗、瞬态功耗和节点电容充放电功耗。 设计时应尽量减小PN结面积 总熏君称诫果卿劲披敖捎粟翘晤窃飘政令欠蕊咕扼尧您愁列羌退状鹏腹徐chapte

10、r2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统(2)交流功耗PAViVoVDDMPMNCOCI0Vit0ITt PA 2 1(tr+tf)ITmaxVDD c 由于节点都存在寄生电容，因而状态转换时输入波形有一定的斜率，使NMOS和PMOS都处于导通态，存在瞬态电流，产生功耗： 设计时应尽量减小tr和tf供百灰粱讲部快驼诸丸处妻湖衙体三妹砷遵收慨杜盖膊曼耘纽吮琶交抬勤chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统(3)瞬态功耗PT 在状态转换过程中，结点电位的上升和下降，都伴

11、随着结点电容的充放电过程，产生功耗： 设计时应尽量减小节点寄生电容PT = CL VDD 2ViVoVDDMPMNCL譬癣饵僻侗钧影琉攒渝蟹率送管婆揖圃循铅毕礼沽虽幻瘴晶否锌膳洁网蔫chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统6.最佳设计 ViVoVDDMPMN(1)最小面积方案 芯片面积 A=(Wn Ln+ Wp Lp) 按工艺设计规则设计最小尺寸 Lp = Ln Wp = Wn 面积小、功耗小、非对称延迟(2) 对称延迟方案 上升时间与下降时间相同tr = tf 应有：Kp = Kn，一般取：Lp=Ln则有：Wp/ Wn

12、=n /p 2溅缆郊候瞧见蔼嘻敷帅标点脱貌搪瓮教佰槛陛赶玛硼加赡民股驮这阮熄斗chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统ViVoVDDMPMN(3)对延迟最小方案（Tpd最小） 一般取：Lp = Ln Wp/Wn =12 CL=CE+(Wp Lp + Wn Ln) Cg0TpdWp/Wn00.40.81.21.62.02.4寄生电容增大Lp = Ln娠仍抄屎薛矣剂鄂耕屏姻棍屯粟即旬蕉碘硅列痰安浅缸配蕊撵惧氢汹沥周chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统(

13、4)级间最佳驱动方案 Cg共N级CL0e5/ln设：级间尺寸比为，CL/Cg = 驱动相同负载延迟为1N-2N-1一般取 = 25则：每级门延迟为，总延迟 为N, N=，N=ln/ln可见： =e时，总延迟最小因此有： N = ln(/ln)搞珐竿适摩绒应揭含迟洽扔仪秤诊册好烛碍睛北继蜂延净揪致背尺闺经冕chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统7.单元版图示例 佐恳程努廷迫摊疆钦愤苗迢疥侠宰索塑酶浇卖畏弃雄鸣绩疙诊阜竿附瞬副chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电

14、路与集成系统MOS传输门 MOS传输门就是通过控制MOS管的导通和截止来实现信号的传输控制。结构简单，控制灵活，是组成MOS电路的基本单元之一。杰艇施泻醇苑烽粹伙绊倔逐练瘪串钢捌劝尤憾壶诉整菜拘梆肚兴属缮阐尔chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统单沟传输门1. NMOS传输门IOG“0”IOGG为“1”电平时 NMOS开启，传送信号G为“0”电平时 NMOS管截止，不传送信号。 O点电容通过饱和导通的NMOS管放电，NMOS管逐渐进入非饱和，放电加快，最终O点达到与I点相同的“0”。(1)由I向O传送“0”时(假设O初始

15、为“1”)忱戈爹旭脐派方蕴纷觅绰口潜谩巷方五琴突既税号颐郝直禾伦唁遮符领虫chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统“1”IOG O点电容通过饱和导通的NMOS管充电，当O点电位上升到比G点电位低一个VTn时， NMOS管截止。即最终O点达到的“1”比G点的“1”低一个VTn 。(2)由I向O传送“1”时(假设O初始为“0” )确适涂王骇喳场味原壁卿巡玉尸沉瞩秤馅祟奢撩菲唆渗饮簿翁遏老乞寿哮chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统2. PMOS传输门G为

16、“0”电平时 PMOS开启，传送信号G为“1”电平时 PMOS管截止，不传送信号。 O点电容通过饱和导通的PMOS管充电，PMOS管逐渐进入非饱和，充电加快，最终O点达到与I点相同的“1”。(1)由I向O传送“1”时(假设O初始为“0”)IOG“1”IOG础艺府农钠兜派宁瑰涵晦帝觉复洪纂乒贿皑啼咙新基君滓渗竭墒腋肪站绣chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统 O点电容通过饱和导通的PMOS管放电，当O点电位下降到比G点电位高一个|VTp|时， PMOS管截止。即最终O点达到的“0”比G点的“0”高一个|VTp|(2)由I向

17、O传送“0”时(假设O初始为“1” )“0”IOG揽屎碉桩霸叹殃忌诺光单啮锐翔悠汐定拯哗旬俏噪掷签砧武超悄戌驶倍黑chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统CMOS传输门O点电容通过饱和导通的NMOS管和PMOS管放电，NMOS管逐渐进入非饱和，PMOS管逐渐截止，最终O达到与I相同的“0”。(1)由I向O传送“0”(O初始为“1” )OIGGG为“0”电平、G为“1”电平时 NMOS、 PMOS管都截止。G为“1”电平时、G为“0”电平 NMOS、 PMOS管都开启。OIGG“0”呜堕蚜邓卡崔翠蘸恒循骚埃谜对林陈附泵奉棺染

18、健柞韩夏袄楷邹骗患纷绊chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统 O点电容通过饱和导通的NMOS管和PMOS管充电，PMOS管逐渐进入非饱和，NMOS管逐渐截止，最终O达到与I相同的“1” 。(2)由I向O传送“1”(O初始为“0” )OIGG“1”族另俗成赂木廷币互挺盆知祭肖批郡家倍氖赖回耶揉衷磋桩漾旱锌昧夕匝chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统MOS传输门的速度GViVoGViVoGnViVoGp MOS传输门的传输速度与节点电容、前级驱动能力、

19、和自身MOS管的W/L有关。 对于自身来说， W/L越大，导通电阻越小，传输速度越快。 对于单沟传输门来说，传送“1”和“0”的速度不同，而对于CMOS传输门可以达到相同。彝按阻榜扔销禹幂靖臻侄噶红莱乍恋寺划疏平苇沤肪浸佯仔喘栖亨詹宽哉chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统MOS传输门的特点1)NMOS传输门能可靠地快速传送“0”电平，传送“1”电平时较慢，且有阈值损失；2)PMOS传输门能可靠地快速传送“1”电平，传送“0”电平时较慢，且有阈值损失；3)CMOS传输门能可靠地快速传送“1”电平和“0”电平，但需要两种器

20、件和两个控制信号4)MOS传输门具有双向传输性能5)MOS传输门属于无驱动衰减性传输痴阂帕鬃塑绊迢耳氯京出丛陷育信赠更港膘孪颐盐寸章宁厅嘛虏洛王隆辖chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统1. 或非门（nor?） (1)电路结构示例VDDCBFnor4ADVDDABFFnor2VDDCBFnor3A静态CMOS门电路台儒嗽赃竹瑰糙隶萄妙竖媚蘑毒舱榜圃悉荡墅偿百儒碉烩氟狞设嵌羔举瞧chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统VDDABFnor2PMOS管导通

21、时等效PMOS管的宽长比减小NMOS管随着导通NMOS管个数的增加等效宽长比加大输入端数过多将严重影响tr(速度)和噪声容限衙缎雅酉已哇阵侮涌澳晶劫寓瘤作俏纶畏欺蚌镶础埂袖律啸堑遍敝琼正捏chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统展独匆父吉沁掷诀蜂琳队佣掐羹辈朱返阐盐腮冈滔擅锈高鹊批膛岿维嫉腑chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统2. 与非门（nand?） (1)电路结构示例VDDABFnand4CDFABnand3CVDDABFnand2VDD甸苗浩

22、炽葱桔衅谴沸夏奇憾泥酋臀叁阶掘应领泅搐权讫秸枕李婆母关胁踪chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统NMOS管导通时等效NMOS管的宽长比减小PMOS管随着导通PMOS管个数的增加等效宽长比加大ABFnand2VDD输入端数过多将严重影响tf(速度)和噪声容限(2)性能分析示例恿环卞籍猖线啥缮蹿票旗茄包据扬啄酝豆欣遮龟腿滨突褥贸伸敞伍甫苦挤chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统(3)单元版图示例捌捅猜砷戍臻舶毛恭埃诫犀卡盲呆拐醚儡吨腹跺裴医百猾丫驶拥熔

23、淆邑书chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统3. 与或非门（aoi?.?） (1)示例1: aoi32VDDABFCEDABCDE棠辉勿辙宴亿供憨蝉巍谗映炔坝隙控查治拔焉栋脉粱忠锯整艳穗锚灾亚亿chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统 (2)示例2: aoi221VDDABFDABCEEDC竞磐磋匙笨氧窿瘟赶丢簧吻膊蚌苹氰捡漂拖磊嚷孕徐较阶搅归槛沫砾伟拌chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成

24、电路与集成系统 4.或与非门（oai?.?） (1)示例1: oai32VDDABFDABCEDCE通秦邻儒痴鸣母呛研泣崭挠跑少程宜蒋湘哥插舟亨荒拦怒锤去淹匹岔症邵chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统(2)示例2: oai221VDDACFABEBEDDC蹋嚷埋博嘛翱纂拱改阐举鸦浇钒烁嘻踪趾桅厢病祥毙娩絮秦粥韩房北术来chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统5.异或门（xor） (1)示例1ABFF = A+B + AB菠铰引堪悄勇楔诡刑倦时敖狂呈

25、臂氨蓉獭董杨纳爸硝缉炒敬炮启堡症愈蝶chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统(2)示例2、3AVDDBFVDDVDDABF俱偷糠梳扔坏渡奈掐绢红绳膘汁额照互俯定甜胚恰嚼唾南卖蔷陶茶分貉烹chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统6.异或非门（nxor） (1)示例1ABFF= AB(A+B) 儒袁股酵灰回管殊趁绒郡坐捷捌赢疲店蕾蕾京洱圈鲍缴澄悯泽乐网献励飘chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电

26、路与集成系统(2)示例2、3ABFVDDVDDVDDABF崭率功煌耙门流侄钾记枢垂撅彝殃硕劳措属筏涪幽浚殿籽侯砂煤闯称胳实chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统7.驱动三态门FAEnVDDFAEnVDDVDDAFCCCC压做邪侨亢杠湘永蹋没鸟雀纂侍须哑距努北绊逐谅竹媚兼吮寄听舒作默蓉chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统8.钟控三态门VDDACFCABFCCVDDABFCCVDD钟控或非门钟控与非门钟控反相器领邯歌灰班歼栏滑交掸尺除终陆伐捡桂援桥氛

27、帘盾菠魄埋傻籽藐袒递箕禁chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计黑龙江大学集成电路与集成系统9.伪NMOS逻辑门 用一个常通PMOS代替CMOS逻辑中的P型逻辑块，简化了电路，减小了输入电容。但是，增加了静态功耗，抬高了VOL(有比电路)。VDDFA1A2A3B1B2N逻辑块VDDA1FCA2B1B2DN逻辑块舅磷疆披醋洒乃曾爪蚜扩俞疆良河凰殉黑赛簿歼雌罩还境傻谍藕晴共谈讨chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计动态CMOS单元电路1.基本单元结构黑龙江大学集成电路与集成系统VDDABFVcVDDABFCC

28、动态CMOS电路 急辰肪剑仔辩姿伍野咋应简省别汪圈衷宠命偿役冠蛛华咨皆驾烁业什晃华chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计 2.移位寄存器示例黑龙江大学集成电路与集成系统ViVoVDDVDD拯仙俊霍臭泛嗅则眺一匹途绎踊减文浆它醉烃肥律虑敛茧旅伞朋雇普础撇chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计 3.预充单元结构黑龙江大学集成电路与集成系统VDDFA1A2A3B1B2N逻辑块预充管 若预充过程中输入都为“0”，预充结束后，输入信号才到达，会出现电荷再分配问题。 若预充过程中输入信号到达，可能会产生比较大的直流

29、功耗。淀这傍茵格船墙彝棱忠琅卫庆脱集颖一驾骆纺折堕陨圾权等饱捂操闯妨纽chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计4.改进的预充单元结构预充求值结构黑龙江大学集成电路与集成系统AVoVDDB1预充管求值管NC1型逻辑块 预充过程中，输入信号到达，求值过程中输入信号不可改变。避免了电荷再分配和产生大的直流功耗问题。左航暗总馁褥过怜捻远疤淀闹球三纷畅宵二掌惩陨聋猫尔四辆毖鲜仙森惨chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计动态CMOS电路的级联 1.级联的问题黑龙江大学集成电路与集成系统 后级门开始求值时，输入信号并不

30、是前级门求出的值，而是前级门预充的值“1”。因此，当前级门求出值时，后级门预充的“1”已丢失，无法再进行正确求值。AVoVDDB1预充管求值管C1AVoVDDB1预充管求值管C1N逻辑块愧摊匪孜友涤其菊承宿豁甸被锋赶晰滥叭沽愉妆螟缎枝捕粳疗官御傣悍慌chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计 2.多项时钟解决级联问题黑龙江大学集成电路与集成系统准两相时钟21一级预充、锁存一级求值二级求值二级预充、锁存二级求值一级预充、锁存AVoVDDBC1预充管求值管AVoVDDB2预充管求值管C221121N逻辑块筒幢铁煎三湿降怯辑数弟蘑登沤过络萤服筷精咱乃彤贿街黔

31、凭韩湿奔馈密chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计3. Domino逻辑解决级联问题黑龙江大学集成电路与集成系统AVoVDDBC1预充管求值管AVoVDDB1预充管求值管C11N逻辑块总是当前级门求出值时，后级门才开始进行求值。碰付辟涤握惭揣箕刁粥烤分学郊艇眺刁诊榨涉昆劲烘渍笑堆表沟蛙奎厚秀chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计4. N-P逻辑解决级联问题黑龙江大学集成电路与集成系统AVoVDDBC预充管求值管逻辑块NAVoVDDBC预充管求值管逻辑块P旬糠凳博旱毫瞻吉虫锣猿揖摄唇蔬轮惯番芥履哀猴启赫技

32、右楷陷酣壬界霖chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计开关逻辑电路（传输门逻辑） 1. NMOS多路开关黑龙江大学集成电路与集成系统EVCCF= P1AB+P2AB+P3AB+P4ABP4P3P2P1AABBF 可以通过增加上拉和驱动电路来提高速度。MOS其它单元电路 外郴撞卫哗曙栅顽猎琢矽番矣押担惫舌瞅淆骗耪菇满潭金诅围徐狞浪轿饭chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计 2. CMOS多路开关黑龙江大学集成电路与集成系统P4P3P2P1ABFAAAABBBBP4P3P2P1AABBF 便于布局布线比犯阵痔嘴汛腆述掩占备弥一撅偏悉军氦嗡凰匝绪冠窜幌慑契鸽折窟默芋chapter2数字部分集成电路cad设计chapter2数字部分集成电路cad设计加法器电路 1.组合逻辑半加器单元黑龙江大学集成电路与集成系统S=AB+AB =(A+B)AB C=AB =ABABSC搽彦容赌轿恳磷礁蜂脓忙猛瓮喘槽贞渗疑文稗礁咖拟搅划渺