集成电路版图分析与设计实验指导书

1、集成电路版图分析与设计实验指导书本科上海建桥学院机电学院2015年8月目 录 TOC o 1-3 h z u HYPERLINK l _Toc356414591 实验一 熟悉Unix 操作命令 PAGEREF _Toc356414591 h 3 HYPERLINK l _Toc356414592 实验二 建立设计库及绘图技术 PAGEREF _Toc356414592 h 9 HYPERLINK l _Toc356414593 实验三 Virtuoso 设计CMOS反相器版图 PAGEREF _Toc356414593 h 16 HYPERLINK l _Toc356414594 实验四 CM

2、OS门电路版图设计 PAGEREF _Toc356414594 h 27 HYPERLINK l _Toc356414595 实验五 版图DRC/LVS验证 PAGEREF _Toc356414595 h 32 HYPERLINK l _Toc356414596 实验六 高级门级电路版图设计 PAGEREF _Toc356414596 h 60 HYPERLINK l _Toc356414597 实验七 CMOS 模拟电路版图设计（一） PAGEREF _Toc356414597 h 62 HYPERLINK l _Toc356414598 实验八 CMOS 模拟电路版图设计（二） PAGER

3、EF _Toc356414598 h 76实验一 熟悉Unix 操作命令一、实验目的1、熟悉Unix系统环境；2、了解目录和文件的操作命令, 並要掌握常用的目录操作命令和文件操作命令；3、学会使用Vi 编辑器。二、实验原理Unix操作系统是Cadence软件工具安装的平台，使用Cadence工具创建、生成文件需要保存成文件。（一）文件及目录操作1、Unix系统以目录树结构组织文件和目录，如图1-1所示。图1-1 Unix系统目录树结构2、目录操作命令在进行系统管理时，需要知道当前处在哪个文件（目录）层，以及如何从文件所在目录更换到另一个目录上。（1）cd命令：改变当前目录到新的目录格式：cd

4、新的目录路径cd . 返回上级目录cd . 当前目录cd 返回家目录cd / 返回根目录cd /home/shiyan1 返回/home/shiyan1目录（2）pwd命令：显示当前工作目录Pwd（3）ls命令：列出目录内容格式： ls -ltrfda 目录路径名ls -l以长格式列出当前目录内容ls -l/home/shiyan1以长格式列出/home/shiyan1目录内容ls -lt /home/shiyan1 以长格式、时间排序列出/home/shiyan1目录内容ls -al /home/shiyan2以长格式列出/home/shiyan2目录（包含.文件）内容（4）mkdir命令：

5、创建目录格式： mkdir -p 新的目录名mkdir invert在当前目录下创建invert文件目录mkdir -p /home/shiyan1/temp创建/home/shiyan1/temp目录，如果父目录不存在，则创建父目录（5）rmdir命令：删除目录格式： rmdir -f 目录名rmdir invert删除当前目录文件invertrmdir /home/shiyan1/temp删除/home/shiyan1/temp目录rmdir -f /home/shiyan1/temp 强制删除/home/shiyan1/temp目录（6）mv命令：更改目录名格式： mv 旧目录名 新目录

6、名mv /home/shiyan1 /home/shiyan23、文件操作命令（1）cat命令：列出文件内容格式： cat -n 文件名cat /home/shiyan1/myfile 列出/home/shiyan1/myfile文件内容cat -n /home/shiyan1/myfile列出/home/shiyan1/myfile文件内容，并给出行号（2）cp命令：文件复制格式： cp -rf 旧文件（目录）名 新文件（目录）名cp /home/shiyan1/myfile /home/shiyan1/myfile-temp 复制/home/shiyan1/myfile文件为/home/s

7、hiyan1/myfile-tempcp -rf /home/shiyan1/temp /home/shiyan1/tmp复制/home/shiyan1/temp目录为/home/shiyan1/tmp（3）mv命令：移动文件或换名格式： mv 旧文件名 新文件名mv /home/shiyan1/temp /home/shiyan1/tmp将/home/shiyan1/temp换名为/home/shiyan1/tmp（4）rm命令：删除文件或目录格式： rm -f 文件（目录）名rm -f /home/shiyan1/tmp 强制删除/home/shiyan1/tmp目录（5）？、*：通配符？

8、 匹配单个字符*匹配任意目录字符（6）find命令：查找文件格式： find -option path name filename printfind / -name *.jpg 在根目录中查找所有.jpg的文件，并显示所有.jpg文件名（7）grep命令：文件中查找指定内容格式： grep -inR string 文件名grep DRC /home/shiyan1/myfile在/home/shiyan1/myfile中查找DRC字符串grep -i DRC /home/shiyan1/myfile在/home/shiyan1/myfile中查找DRC字符串，忽略大小写（8）more命令：浏

9、览文件格式： more 文件名more /home/shiyan1/myfile4、文件存取权限（1）ls查看文件权限r 读权限w 写权限x 执行权限- 无此权限u 用户主g 用户组o 其他用户a 所有用户（2）chmod命令：改变文件权限格式： chmod -R mod 文件（目录）名（二）shell与进程1、ShellCshell、kshell、bshell、tshell2、进程（1）& 后台进程（2）权限为x的文件为可执行文件（3）ps命令：查看进程信息格式： ps -options 进程名（4）kill命令：终止进程格式： kill -options 进程号（三）使用vi文本编辑器1、

10、vi编辑器有三种不同的模式：插入模式这个模式是通过在命令模式按下“i”键进入的。命令模式这是用户输入单键命令的模式。在其他模式中按下ESC键就可以进入命令模式。 常见的执行删除操作的命令有： dd 删除整个行 #dd 按照输入的数字（），从当前行删除几行 D 删除光标位置后面全部内容 dw 删除光标所在位置的单词冒号模式从命令模式输入一个冒号（：）就可以进入这个模式。常见的冒号模式命令有：wq 保存且退出编辑器：w 保存但不退出：q 退出且不保存：q! 强行退出vi，不保存。：help 获取帮助在系统提示符（$）下输入命令vi和想要编辑（建立）的文件名vi test.c 按键I进入插入模式。屏

11、幕上看不到字符i，屏幕下方出现-INSERT-字样。2、常用编辑命令（1）光标移动：、（行首）、$（行尾）、w（下一单词）、b（上一单词）、W（忽略标点）、B（忽略标点）、3B、3W（下3个单词）、 n(（前n句开头）、n)（后n句开头）、H（屏幕顶）、M（屏幕中）、L（屏幕底）、nG（光标移动到第n行）、G（移动到最后一行）、Ctrl+U（前卷）、Ctrl+D（后卷）、Ctrl+L（清屏）、（2）编辑命令删除字符：x删除单词：dw、DW、3dw删除行：dd、3dd、d（删除行首到光标）、d$(删除光标到行尾)、d(、d)删除段：d（删除一段）、3d、d（删除段首到光标）、3d（3）移动正文

12、将光标移动到位置x 用删除命令删除要移动的正文 再将光标移至新位置y 用P或p命令插入新位置（4）查找与替换/string 查找 n 向下查找 N向上查找/string/substring 替换 /g 全部替换三、实验内容及步骤（一）文件及目录操作1、打开terminal，返回到根目录下，列出根目录内容，并依次浏览目录，贴图填写表1-1：表1-1 根目录以下三层结构图2、在家目录中创建名为shiyan1的文件夹，查看该文件夹的默认权限，并记录shiyan1文件夹权限：shiyan1文件夹权限：drwxr-xr-x将shiyuan1文件夹权限修改为，同组具有w权限，其它组无权限，并将修改后的sh

13、iyan1文件夹权限记录下来：drwxrwx（同组w权限、其他组无权限）shiyan1文件夹权限：mkdir ./shiyan1ls rthlchmod g+w ./shiyan1chmod o-r ./shiyan1chmod o-x ./shiyan1ls -rthl3、在家目录中，使用vi编辑器创建名为myfile的文件，正确输入以下内容，并一截图方式将结果粘贴在表1-2./*（40）#include void my_print(char *);void my_print2(char *);main () char my_string = “hello world”;my_print (

14、my_string); my_print2 (my_string); void my_print(char *string) printf(“The string is %sn”, string); void my_print2(char *string) char *string2; int size, I; size = strlen (string); string2 = (char *) malloc (size + 1); for (I = 0; I size; i+) string2size i = stringi; string2size+1 = 0; printf (“The

15、string printed backward is %sn”, string2); free(string2);表1-2 myfile文件截图四、注意事项1、本实验要求独立完成，并做好相关记录；2、对自己的家目录维护好；要求创建temp文件夹，用于保存临时文件，保证文件结构清晰合理；3、仔细阅读实验步骤和内容；3、请遵守实验室规章制度。五、实验结果、总结和思考1、对实验作出小结，说明收获和不足；2、分析不足的原因，提出改进措施。六、实验环境和设备1、台式PC机2、Linux 5 操作系统平台实验二 建立设计库及绘图技术一、实验目的1、掌握Cadence 版图设计的环境设置；2、了解图编辑窗內

16、绘制MOS器件的初步技术；3、熟悉Virtuoso编辑工具。二、实验原理（一）Cadence版图设计环境设置1、在家目录中建立shiyan2文件夹，用于保存本次试验内容；2、将(.cdsinit) 、库文件(techfile.tf)及显示初始化文件(display.drf)拷贝至工作目录shiyan2中；3、启动icfb &4、配置工艺库路径在Library Path Editor中指定工艺库路径。该步的操作结果将保存到工作目录下的cds.lib文件中。注意1：所有的库或其他任何一个设计目录要被3)所启动的CIW所使用，都必须使用前先在工作目录下的cds.lib文件作定义，指明其引用名称（在c

17、adence环境中的标识名）及绝对路径。注意2为了能使用Cadence自带的一些库（如画电路图时的Basic symbols），需要在cds.lib文件的开头部分添加 “INCLUDE /share/cdssetup/cds.lib”。在命令行中输入instdir可查看工具IC的可执行程序所在目录。 例在线路组ic_linux上命令行模式输入instdir可得到：/usr/cadence/ic5033/tools.lnx86/dfII，则工具IC的安装目录为/usr/cadence/ic5033/,需要添加的内容为”INCLUDE /usr/cadence/ic5033/share/cdsse

18、tup/cds.lib”在本次设计中工艺库完全通过techfile.tf提供，需要用technology file manager来导入工艺文件。csmc06目录上传到 / 目录下（csmc06中包含了n管，p管，电阻，电容以及金属1与金属2连接，金属1与poly连接等等的pcell，方便以后绘制版图）CIW窗口ToolsTechnology File ManagerNEW 如图2-1所示创建库图2-1 ToolsTechnology File Manager图2-2 创建库在Technology Library Name中输入工艺库的名字， csmc06；在Load ASCII Techno

19、logy File 中输入techfile.tf 单击OK，程序会将techfile.tf中的数据导入至文件夹csmc06中。此时用Library Path Editor可以查看到刚才添加的库文件。如果还有其他的库文件，则在technology file tool box 中选择LOAD，在ASCII Technology File输入框 输入包含*.tf的文件名（如devices.tf），在Classes多选项里，根据*.tf 中提供的内容以及期望导入的内容决定。在Technology Library多选一框里，选择对应的库。在多选一框下方，有 Merge Replace 二选一，选 Mer

20、ge则新导入的*.tf库是补充原有的库；选Replace则新导入的*.tf将覆盖对应库的原有内容。点击 OK 按钮3、开始一个新的设计编辑电路图与版图。（二）新建一个设计库在 CIW 窗口，点击 File New Library 弹出 New Library 窗口. 在 Name 输入框中输入设计库名字，在右边 Technology File 处选择 Attach to an existing techfile。点击 OK。 一般每个芯片设计都采用一个对应的设计库。然后在这个设计库下面创建各个子模块。（三）创建新设计在 CIW 窗口，点击 File New Cellview, 弹出 Creat

21、e New File窗口， 在 Create New File窗口，将 Library Name 项选择为 刚才所创建的库, 在 Cell Name 项输入要创建的Cell 名，在 Tool 项，选择Composer-Schematic 则为编辑电原理图，选择Virtuoso 则为编辑版图；点击 OK。（四）编辑版图用3)的方法为一个cell创建一个Layout view。用Virtuoso编辑版图。打开Vituoso编辑窗口的同时,会弹出一个细长型的窗口，其名称为LSW,该窗口定义了版图各层的显示特性。画版图的基本操作步骤为：在LSW中选定相应层，然后在版图编辑窗口的Create下选要画的几

22、何形状，再在可编辑区域完成绘图。而且可以调用前面创建的csmc06库中的pcell。版图编辑有很多快捷键可用。它们的定义都可以在相应的菜单项上找到。（五）可以根据习惯改变版图的层次显示特性方法为LSW-Edit-Display Resource Editor；在弹出的窗口中可以重新定义个层次的显示特性（边框线型及颜色、填充类型及颜色等等）；定义之后单击Apply按钮，LSW中将发生相应改变。退出Display Resource Editor时可以选择保存到Display.drf中，从而使得这次修改在每次icfb&启动之后都能生效；否则，选择No退出，再次打开LSW后的设置将恢复到本次修改之前的

23、形式。三、实验内容及步骤（一）Cadence版图设计环境设置1、在家目录中建立shiyan文件夹，用于保存本次实验内容；2、将(.cdsinit) 、库文件(techfile.tf)及显示初始化文件(display.drf)拷贝至工作目录shiyan中；3、启动icfb &4、配置工艺库路径在Library Path Editor中指定工艺库路径。该步的操作结果将保存到工作目录下的cds.lib文件中。执行ls al命令，将结果截图（包含.cdsinit、techfile.tf、display.drf）到表2-1中。表2-1 Cadence版图设计环境结果截图在 CIW 窗口，点击 File

24、New Library 弹出 New Library 窗口。Name 输入框中输入设计库名字，在右边 Technology File 处选择 Attach to an existing techfile。点击 OK。 一般每个芯片设计都采用一个对应的设计库。然后在这个设计库下面创建各个子模块。如图2-1所示，创建clock设计库。 图2-3 New Library（二）Attach库在弹出的 Attach Design Library to Technology File 窗口，将 Technology Library 一项选择为相应的库，在本设计中应为刚才添加的csmc06，点击 OK。如图

25、2-4所示。将设计库clock attach到定义的工艺库csmc06。 图2-4 Attach工艺库（三）创建新设计在 CIW 窗口，点击 File New Cellview, 弹出 Create New File窗口， 在 Create New File窗口，将 Library Name 项选择为 刚才所创建的库, 在 Cell Name 项输入要创建的Cell 名，在 Tool 项，选择Composer-Schematic 则为编辑电原理图，选择Virtuoso 则为编辑版图；点击 OK。如图2-5所示，图2-5 New File（四）LSW窗口及版图编辑窗口如图2-6所示，编辑inve

26、rter的layout view。 图2-6 LSW窗口及版图编辑窗口（五）编辑版图用3)的方法为一个cell创建一个Layout view。用Virtuoso编辑版图。打开Vituoso编辑窗口的同时,会弹出一个细长型的窗口，其名称为LSW,该窗口定义了版图各层的显示特性。画版图的基本操作步骤为：在LSW中选定相应层，然后在版图编辑窗口的Create下选要画的几何形状，再在可编辑区域完成绘图。而且可以调用前面创建的csmc06库中的pcell。版图编辑有很多快捷键可用。它们的定义都可以在相应的菜单项上找到。1、生成PMOS的instance，并根据PMOS模型，重画2L*2W的PMOS，保存

27、截图结果到表2-2表2-2 2L*2W PMOS版图截图2、生成NMOS的instance，并根据PMOS模型，重画2L*2W的NMOS，保存截图结果到表2-3表2-3 2L*2W NMOS版图截图（五）可以根据习惯改变版图的层次显示特性方法为LSW-Edit-Display Resource Editor；在弹出的窗口中可以重新定义个层次的显示特性（边框线型及颜色、填充类型及颜色等等）；定义之后单击Apply按钮，LSW中将发生相应改变。退出Display Resource Editor时可以选择保存到Display.drf中，从而使得这次修改在每次icfb&启动之后都能生效；否则，选择No

28、退出，再次打开LSW后的设置将恢复到本次修改之前的形式。图2-7 Display Resource Editor将你的LSW截图粘贴到表2-4.表2-4 LSW四、注意事项1、本实验要求独立完成，并做好相关记录；2、仔细阅读实验步骤和内容；3、请遵守实验室规章制度。五、实验结果、总结和思考1、对实验作出小结，说明收获和不足；2、分析不足的原因，提出改进措施；3、提交实验报告。六、实验环境和设备1、台式PC机2、Linux 5 操作系统平台3、Cadence软件工具实验三 Virtuoso 设计CMOS反相器版图一、实验目的1、了解版图设计有关命令菜单；2、掌握版图设计常用命令；3、在版图编辑窗

29、内, 应用版图设计工具 Virtuoso 进行CMOS反相器的版图设计；4、学习版图初步设计。二、实验原理表3-1 常用的指令及相应的快捷键Zoom In 放大 (z) Zoom out by 2缩小 2倍(Z) Save 保存编辑 (f2) Delete 删除编辑 (Del) Undo 取消编辑 (u) Redo 恢复编辑 (U) Move 移动(m) Stretch 伸缩 (s) Rectangle 编辑矩形图形 (r) Polygon 编辑多边形图形 (P) Path 编辑布线路径 (p) Copy 复制编辑 (c)Layout窗口介绍：版图窗口由三部分组成： Icon menu , m

30、enu banner , status banner，Icon menu (图标菜单)缺省时位于版图图框的左边，列出了一些最常用的命令的图标 ,要查看图标所代表的指令，只需要将鼠标滑动到想要查看的图标上，图标下方即会显示出相应的指令。 menu banner（菜单栏）,包含了编辑版图所需要的各项指令，并按相应的类别分组。 status banner（状态显示栏），位于 menu banner的上方，显示的是坐标、当前编辑指令等状态信息。layout选项设置： layout窗口中选中 Options display，会出现一个display选项设置窗口。将其中的 X snap spacing和

31、Y snap spacing设置为 0.01, 然后点“OK”关掉该设置窗口。在开始正式的版图设计之前，最好可以先熟悉一下 layout窗口中各个菜单和图标，尤其是各个编辑功能的使用方法。随便绘制一些图形。以下是已经绘制好的反相器版图设计，如图3-1所示：该图所用的图层已经做了相应的标注，大家可以观察一下。版图中上半部分为一个 PMOS晶体管，下半部分为一个 NMOS晶体管，最上和最下方分别是接通电源（VDD）和地（GND）的金属连线。可以看到，多晶硅（ GT）与有源区（ TO）相交，就形成了一个晶体管，其中 GT是栅极， 图3.1 CMOS反相器版图TO层被GT层相隔形成的两个方形区域分别是

32、源极和漏极。这个晶体管是 NMOS还是PMOS是通过覆盖有源区的离子注入层是 SP（P+注入区，则为 PMOS），还是 SN（N+注入区，则为NMOS）来进行区别的。而PMOS晶体管或者 NMOS晶体管的三个极必须有与电源、地之间的连接以及其他连接，才能形成一个逻辑门，这是通过在有源区（ TO）、多晶硅（ GT）上放置接触孔（ W1）,连接到金属层（A1），进而实现连接的。图3-1 已经绘制好的反向器版图注意：在绘制版图的过程中，注意多进行几次保存，（快捷键 F2，或者菜单中 DesignSave），以免因误操作或者其他意外使完成的设计丢失。三、实验内容及步骤1、画 pmos部分（1）、画出有

33、源区在LSW中，点击选中 TO（dg），注意这时 LSW顶部显示 TO字样，说明 TO层为当前所选中的绘图层。然后回到Layout窗口中。点击 icon menu（窗口左侧）中的点击 icon menu（窗口左侧）中的（或者使用快捷键 r，或者使用顶部菜单中的 creatrectangle），在窗口中画一个宽为 3.8u，长为 2.8u的矩形。画一个指定尺寸的 rectangle有很多种方法，这里列举其中的三种：A、点后在绘图区点鼠标左键确定方形的第一个顶点，然后斜向上划出一个矩形，注意观察窗口顶部显示的 dx dy值，当改变为 dx 3.8 dy 2.8时松开鼠标。 B、先画一个任意尺寸的矩

34、形，然后使用标尺 ruler（点，或使用快捷键 k，或从 creat菜单中选择）从一个端点开始量出想要设定的尺寸，然后使用 stretch命令（快捷键 s，或者从 Edit菜单中选择）改变 rectangle的大小。0.6uC、先画一个任意尺寸的矩形，然后按 ESC键从画 rectangle状态回到选择状态，用鼠标左键点矩形的边框，选中该矩形（变为白色），然后按快捷键 p（或 edit菜单中选 properties选项），从出现的属性设置窗口中设置顶点坐标，从而得到想要的尺寸。1.6u 图3-2 栅与与有源区的位置关系（2）、画栅在LSW中，点击 GT（dg），画矩形。与有源区的位置关系如图3

35、-2所示： 可以先画出一个宽度为 0.6u的矩形，然后从有源区的一条边量出 1.6u的距离，然后选中 GT矩形，使用move命令（快捷键m,或edit菜单），将其移动到想要放置的位置。（3）画注入区和N阱一个完整的PMOS晶体管在有源区之外，还应该有 P+离子注入区和 N阱。分别对应 SP和 TB层。所以需要在刚才图形的基础上添加一个SP层的矩形，这一矩形需要从 TO的矩形向外延伸至少0.6u。接着，我们还要再使用 TB层画一个矩形，它至少需要从 SP矩形向外延伸 1.8u。如图3-3所示：N+ implantPWELL图3-3 注入区和阱这样，一个 pmos的版图就大致完成了。接着我们要给这

36、个管子布线。（4）布线 pmos管必须连接到输入信号源和电源上，因此我们必须在原图基础上布金属线。如图3-4。a、首先我们要完成有源区（源区和漏区）的连接。在源区和漏区上用 W1（dg）层画contact接触孔，尺寸为 0.6u乘0.6u的矩形。b、我们需要使用多个通孔，但没有必要每个都画一遍，可以使用 copy命令（选中通孔后按快捷键 c，或者使用 edit菜单），将一个通孔拷贝为多个。c、将两个 contact上下对齐摆放，间距为 0.8u, 然后用金属层 A1画一个宽为 1.2u的矩形，覆盖在 contact上，注意两边延伸出去的金属都为 0.3u。然后将该金属和 contace的组合复

37、制一份，分别放在源区和漏区，注意 contact到 GT的最小距离为0.6u。图3-4 布线PMOS管布线完毕后的版图如图3-5所示：图3-5 布好线的PMOS管（5）熟悉make cell 和flatten。按ESC键回到选择状态，然后按住鼠标左键圈选画好的全部版图，然后使用 Edit|Hierarchy|make cell, 在出现的对话框中cell一栏输入pmos，这样，就建立了一个新的 cell, cell名称为pmos。可以使用library manager查看test1库中的变化。注意：这个时候 inv_1 版图窗口中前面所绘制的版图，变成了对 cell pmos的一个调用，如果不

38、想保持这种调用关系，可以选中这个 instance, 然后用Edit|Hierarchy|flatten来去除与pmos cell之间的调用关系。2、画 NMOS部分我们注意到，其实 NMOS可以从 PMOS的版图中修改得到，这样就没有必要再从零开始来画NMOS了。（1）、在inv_1的layout窗口中按快捷键i（或使用 create instance），在窗口中输入 Library: test1 Cell: pmos View: layout，或者点“browse”，然后在出现的窗口中依次选中 test1,pmos,layout,然后点“close”，可以达到跟上面直接输入同样的效果。然后

39、点“ hide”,会看到一个黄色的图形出现，在layout窗口中合适的位置上点击鼠标左键，就添加了一个 pmos的instance，如图3-6所示，然后按ESC键，结束添加 instance命令，回到选择状态。然后选中这个 instance, 用Edit|Hierarchy|flatten来进行flatten。这时，该部分图形中的每个层又可以单独进行编辑了。（2）、选中该部分中的 NWELL层，删除（del 键），然后选中SP层，按快捷键 q（或使用Edit Properties），在出现的窗口中将 layer一栏由SP改为SN，如图3-7所示。图3-6 添加了一个 pmos的instance

40、这时，一个 NMOS晶体管已经完成了，但我们为了将 PMOS、NMOS的宽度比改为 2：1，再进行一下修改，将 NMOS晶体管的宽度改为 1.4u。可以通过删除和 stretch命令，来达到修改的目的。将横向并排的两个 contact删除掉，然后按快捷键 s（或者使用 EditStretch），进入 stretch命令状态。在 nmos图形的左侧开始，按鼠标左键，框选住下半部分，即划出一个如图3-8所示的黄框：图3-8 stretch命令状态松开鼠标左键，把鼠标移回到 nmos下方，然后再点一次鼠标左键，松开后上下移动鼠标，会发现下半部的图形随之移动。这时如果原先设定了一个标尺，可以将其精确的

41、移动到想要移动的位置；或者在没有标尺可以参照的情况下，也可以计算一下想要移动的距离，例如这里是需要向上移动 1.4u，那么可以按F3键，然后在弹出的窗口中“ Y”那一栏输入 1.4，然后点“ Apply XY”，“Hide”，也可以达到移动的目的，如图3-9所示。3、完成反相器版图。在完成了PMOS和NMOS的版图后，还需要做一些工作来完成整个反相器的版图。主要包括完成电源、地线、输出节点的连接、添加 NWELL和衬底接地的TAP、添加label来作为pin的标记。（1）pmos的N阱（N well）必须连接到vdd，NMOS的衬底必须连到 GND。这是通过在其上放置有源区，并连接到 VDD或

42、者GND上来实现的。首先，画一个 1.4u乘1.4u的TO矩形；然后把这个矩形包围一层 SN层（从TO矩形向外延伸 0.6u）。在中间画一个 contact（W1层）,并用金属 1（A1层）覆盖住。尺寸如图3-10所示。图3-9 修改stretch尺寸 图3-10 绘制衬底触孔（2）连接电源在PMOS版图上放画一条宽为 3u的金属w1,并与PMOS的源极相接，将前面画好的 PTAP也连接到这跟电源线上，并将原 TB矩形拉长，包住PTAP。选中图层A1TEXT，按快捷键l（或createlabel），添加一个 label。在出现的对话框中 label一栏填入“VDD!”，然后点 “hide”，将

43、label放置到电源线上。如图3-11所示：图3-11 PMOS与VDD的连接最后将PMOS的N阱（TB层）的矩形拉长，包住该部分。（3）对NMOS部分进行类似的处理，只是添加的 TAP中将SP层改为SN层（可以copy后修改该图层的属性）；添加的label名称改为“ GND!”（4）连接输入输出节点使用金属将PMOS、NMOS的漏极连接起来，并在金属上添加 label “out”。添加一个poly contact(用TG层画一个1.4u * 1.4u的矩形，中间放置一个 contact)，在连接栅极的金属上添加 label “in”。实验完成。将完成的反相器结果截图粘贴在图3-12。图3-1

44、2 反相器版图四、注意事项1、本实验要求独立完成，并做好相关记录；2、对自己的家目录维护好；要求创建temp文件夹，用于保存临时文件，保证文件结构清晰合理；3、仔细阅读实验步骤和内容；4、请遵守实验室规章制度。五、实验结果、总结和思考1、对实验作出小结，说明收获和不足；2、分析不足的原因，提出改进措施。六、实验环境和设备1、台式PC机2、Linux 5 操作系统平台3、Cadence软件工具实验四 CMOS门电路版图设计一、实验目的1、了解CMOS数字电路的版图设计基本规则；2、掌握CMOS逻辑门电路的版图设计方法和技巧；3、进一步熟悉使用Cadence工具；二、实验原理和反相器一样，传输门也

45、是CMOS电路的基本单元。传输门包含一个PMOS管和一个NMOS管，和反相器的区别在于：传输门由一个PMOS和一个NMOS并联而成，而且两个器件的栅极分别接到CP和。此外，传输门是双向开关，输入输出可以互换。由于传输门包含的管子和反相器一样，其版图可以采用画反相器的方法进行。但是PMOS管和NMOS管的栅极各自独立，不能共用一条多晶硅。由于传输门的两个器件并联，PMOS管的源S端和NMOS的漏D端连接，PMOS的漏D端和NMOS的源S端连接，用金属层实现连接，成为传输门的输入输出。注意：如果把传输门单独制成集成电路，PMOS管衬底必须连接到VDD，NMOS管衬底必须连接到VSS。因为从传输门的

46、电路图可见，电源电压是通过PMOS管和NMOS管的衬底加到传输门上的，否则，传输门就没有接通电源。按上述要求画出的CMOS传输门的版图如图4-1所示。NwellLI/OI/OVDDVSSCPVSSSDI/OI/ONwellLDSCPVDD 图4-1 CMOS传输门版图 图4-2 反相器和传输门组合的版图当传输门和其它电路集成在一起，例如，传输门与反相器结合，由反相器为传输门提供信号，在这个电路中，传输门和反相器共用衬底连接，传输门的衬底接触可以省略不画，版图如图4-2所示。图中VDD和VSS金属导线的右边都是空的，按理可以在VSS线下多画几个衬底触孔，在VSS线右边再画一个接触孔。这涉及版图设

47、计技巧。版图几何设计规则：版图几何设计规则可看作是对光刻掩模版制备要求。这些规则在生产阶段为电路设计师和工艺工程师提供了一种必要的信息联系。与版图规则相联系的主要目标是获得有最佳成品率的电路，而几何尺寸则尽可能地小，又不影响器件电路的可靠性。 集成电路的版图设计规则通常有多种方法来描述，其中包括以微米分辨率来规定的微米规则和以特征尺寸为基准的规则。 表4-1 N阱硅栅工艺的部分工艺层工艺层表示描述标记图NWELLN阱层LocosN+或P+有源区层Poly多晶硅层Contact接触孔层Metal金属层Pad焊盘钝化层几何设计规则： 表4-2为N阱层相关的设计规则及其示意图（图4-3所示） 表4-

48、2为N阱层相关的设计规则编号描述尺寸（m）目的与作用1.1N阱最小宽度10.0保证光刻精度和器件尺寸1.2N阱最小间距10.0防止不同电位的阱之间相互干扰1.3N阱内N阱覆盖P+2.0保证N阱四周的场注N区内环的尺寸1.4N阱外N阱到N+距离8.0减少闩锁效应 图4-3 N阱层先关设计规则示意图 图4-4 P+、N+有源区层相关的设计规则示意图表4-3为P+、N+有源区层相关的设计规则，示意图如图4-4所示。 表4-3 P+、N+有源区层相关的设计规则编号描述尺寸（m）目的与作用2.1P+、N+有源区宽度3.5保证器件尺寸，较少窄沟道效应2.2P+、N+有源区间距3.5减少寄生效应表4-4为P

49、oly层相关的设计规则，示意图如图4-5所示。 表4-4 Poly层相关的设计规则编号描述尺寸（m）目的与作用3.1多晶硅最小宽度3.0保证多晶硅线条的必要电导3.2多晶硅间距2.0防止多晶硅连条3.3与有源区最小间距1.0防止短路和寄生效应3.4多晶硅深处有源区1.5保证源、漏区以栅长为界而隔离3.5与有源区最小内间距3.0保证电流在整个栅宽范围内均匀流动 图4-5 Poly层相关的设计规则示意图 图4-6 Contact层相关的设计规则示意图表4-5为Contact层相关的设计规则，示意图如图4-6所示。 表4-5 Contact层相关的设计规则编号描述尺寸（m）目的与作用4.1接触孔大小

50、2.02.0保证与金属布线的良好接触4.2接触孔间距2.0保证良好接触4.3多晶硅覆盖孔1.0防止漏电和短路4.4有源区覆盖孔1.5防止PN结漏电和短路4.5有源区孔到栅距离1.5防止源、漏区与栅极短路4.6多晶硅孔到有源区距离1.5防止源、漏区与栅极短路4.7金属覆盖孔1.0保证接触，防止断条表4-6为Metal层相关的设计规则，示意图如图4-7所示。 表4-6 Metal层相关的设计规则编号描述尺寸（m）目的与作用5.1金属宽度2.5保证金属线的良好电导5.2金属间距2.0防止金属条连条图4-7 Metal层相关的设计规则示意图 图4-8 Pad层相关的设计规则示意图表4-7为Pad层相关

51、的设计规则，示意图如图4-8所示。表4-7 Pad层相关的设计规则编号描述尺寸（m）目的与作用6.1最小焊盘大小90封装、压焊的需要6.2最小焊盘边间距80防止信号之间串烧6.3最小金属覆盖焊盘6.0保证良好接触6.4焊盘外到有源区最小距离5.0提高可靠性三、实验内容及步骤1、新建视图为Virtuoso的版图，名为tran_1；2、PMOS管制作在N阱中，N阱制作在P型衬底上，采用多晶硅栅，如图4-9所示；为器件打上Label。图4-9 PMOS管制作在N阱中 图4-10 NMOS管制作在P型衬底中3、NMOS管直接制作在P型衬底上，采用多晶硅栅，如图4-10所示；为器件打上Label。4、完

52、成传输门与反相器组合的版图，如图4-2所示。5、将完成的传输门版图截图粘贴为图4-11；将完成的传输门与反相器组合的版图截图粘贴为表4-12。图4-11 传输门版图图4-12 传输门与反相器组合的版图四、注意事项1、本实验要求独立完成，并做好相关记录；2、对自己的家目录维护好；要求创建temp文件夹，用于保存临时文件，保证文件结构清晰合理；3、仔细阅读实验步骤和内容；3、请遵守实验室规章制度。五、总结和思考1、对实验作出小结，说明收获和不足；2、分析不足的原因，提出改进措施。六、实验环境和设备1、台式PC机；2、Linux 5 操作系统平台；3、Cadence软件工具。实验五 版图DRC/LV

53、S验证一、实验目的1、了解版图设计DRC/LVS验证的基本规则和验证方法；2、掌握版图DRS/LVS验证技术和技巧。二、实验原理 版图验证项目包括五项（如图5-1所示）Layout CellviewsLayerProcessingDRCNetworkExtractionPRELPESchematic CellviewsERCLVSLayoutDesignCircuitIntegrityDesignMatchingPost-LayoutSimulatiion图5-1 版图验证过程(1) DRC (Design Rule Check) 设计规则检查。(2) ERC(Electrical Rule

54、Check) 电学规则检查。(3) LVS(Layout Versus Schemati) 版图和电路图一致性比较(4) LPE(Layout Parameter Extruction) 版图寄生参数提取(5) PRE(Parasitic Resistance Extruction) 寄生电阻提取其中，DRC和LVS是必做的验证，其余为可选项目。凡做过DRC和LVS验证的版图设计，基本上能一次流片成功。 Cadence软件包含两种验证工具：Diva和Dracula 1. Diva是与版图编辑器完全集成的交互式验证工具集,它嵌入在Cadence的主体框架中，属于在线验证工具，在版图设计过程中能够

55、随时迅速启动Diva验证。有速度较快、使用方便的特点。在运行 Diva前，事先要准备验证的规则文件。 2. Dracula有运算速度快，功能强大，能验证和提取较大电路的特点，一般在交付制版之前都用Dracula验证产品来发现设计错误。但验证过程要复杂一些。做DRC选用Diva，完成后用 Dracula运行LVS。用Dracula进行版图验证过程包括的过程如图5-2所示： 图5-2 Dracula版图验证过程 (1) 建立规则文件(Rule File) (2) 编译规则文件 (3) 运行Dracula程序。 (4) 如果Dracula发现验证的错误，它会产生错误报告和出错的数据库，包含可以用来消

56、除版图中错误的信息。纠正错误后重新进行验证工作，继续消除错误直到获得正确的版图。 Dracula规则文件.1 Dracula规则文件的结构1. 规则文件的模块 规则文件包含4个块，每个块从“*块名”开始，块的最后一行以“*END”语句结束。 (1) 描述块 (Description Block) (2) 输入层块（Input-Layer Block) (3) 操作块 (Operation Block) (4) 绘画块 (Plotting Block)2. 语法 在Dracula规则文件中使用的一些特殊字符总结为下表。 Dracula规则文件语法 字 符 说 明 例 空白 分隔变量 AND ND

57、IFF POLY NGATE 间隔 ，逗号 分隔变量 GROUND-NODY = VSS1，VSS2，GND = 等号 分隔变量 AUTOMATCH = YES * 星号 表示控制语句、单元定义或断 *END 点,必须在第一行 & 表示and 表示连接规则,必须在第一行的 EXT lay1 lay2 LT 1 & 的符号 最后一个字符 EXT lay1 lay3 LT 1 & EXT lay1Olay3 LT OUTPUT err1 23 括号 包围选项,不能放空白在括号中 ENCT ptie pwell SELLT 10 bodptie ； 分号 引入注释,可放在命令行或分开 * INPUT

58、-LAYER 的行,输入到分号右边的是注释 diff=1；diffusion input layer poly=5；polysilicon input layer metal=7；metal input layer 3. Dracula规则文件例 * DESCRIPTION ； ； System description data input section ； PRIMARY = iomux SYSTEM = GDS2 INDISK = 1234 OUTDISK = 5678 SCALE = .001 MICRON MODE = EXEC NOW RESOLUITON = .25 MICRON

59、 . . * END ； * INPUTLAYER ； ； Layer mnemonic name definition section ； poly = 5 diff = 7 implant = 2 metal = 9 mcl = 10 epi = 11CONNECTLAYER = diff poly metal PADLAYER = vapox *END ； *OPERATION ； ；Logical，resizing，connection，and spacing operations ； AND poly diff gate SIZE gate BY 1 ovgate AND diff

60、ovgate difgate ENCO difgate implant LT 4 OUTPUT rule01 5 . . CONNECT metal poly BY mc1 CONNECT poly diff BY epi CONNECT metal diff BY mc1 . . *END. 2 建立Dracula规则文件1、Dracula规则文件至Diva规则文件的转换 （1）从Dracula规则文件转换为Diva规则文件的方法。 程序转换的过程和命令如下： % DraculaToDiva :/get filenamenolist ;nolist选项使规则文件在屏幕上不显示 :/finis