计算机体系结构期末复习题综合版

1、1个人商业电脑属于微型机2表示浮点的阶码移码3小型、微型普遍采用字符编码ASCII 码4运算器ALU既做算术，逻辑运算EPROM光擦除可编程的只读存储器Pentium是 微处理64位7设x补=1.x1x2x3x4,当满足 时，x-1/2成立x1必须为1, x2x3x4至少有一个为 18 CPU包括控制器、运算器、cache9单线脉冲传输串行传输10指令，执行时间最长SS型11应用软件文本处理12主存与CPU之间增加Cache的目的解决cpu和主存之间的速度匹配问题13单片机闪速存储器14变址寄存器为x,形式地址为 D, (x)表寄存器x的内容，这种地址为EA= (x) +DB15指令的地址字段

2、中，直接指出操作数本身的寻址立即寻址16 I/O控制方式中，由程序实现的中断方式17系统总线中地址线的功能用于指定主存和I/O设备接口电路的地址18采用DMA方式，每传送一个数据占用的时间一个存储周期19冯诺伊曼机工作方式的基本特点按地址访问并顺序执行指令20某机字长32位，1位符号位，31位尾数，用定点整数表示为+ (231-1)21奇偶位校验，没有数据错误1100100122虚拟存储器目的扩大存储器空间，自动管理23跳跃寻址方式程序的条件转移成无条件转移24堆栈寻址方式，A为累加器，SP为堆栈指示器，Msp为sp指示的，进栈操作的动作顺序是(S) Msp, (SP3) 1 -SP,那出栈操

3、作应为(SP) +1 SP, (Msp) 一 A25指令周期CPU从主存取出一条指令加上执行这条指令的时间26有错的用汇编语言编制程序难度比高级语言生27异步控制单总线结构计算机中访问主存与外围设备28在 的计算机系统中，外设和主存统一编址单总线CD-ROM光盘是 型光盘，可用做计算机的 存储器和设备只读 外CPU响应中断时，进入中断周期采用硬件方法彳护并更新程序计算器PC内容而不是由软件完成，主要是因为能进入中断处理程序并能正确返回程序CPU对通道的请求形式I/O指令32计算机的存储系统指Cache,主存和外存33计算机中所有信息仍以二进制方式表示理由是物理器线性能决定34存储单元是指存放一

4、个字节的所有存储元集合35某存储芯片的容量为 8Kx 8位，它的地址线和数据线和为2136在定点二进制运算器中，减法一般通过补码运算的二进制加法器37对于某个寄存器操作数的寻址方式称为寄存器直接寻址38运算型指令的寻址与转移型指令的寻址不同点在于：前者取操作数，后者决定程序转移地址39程序控制某指令的功能是：改变程序执行的顺序40在CPU中跟踪指令后继地址的寄存器是：程序计数器41微程序控制器中，机器指令与微指令的关系是：每一条指令由一段微指令编成的微程序来解释执行42系统总线中的控制线的功能是：提供主存，I/O接口设备的控制信号和响应信号及时序信号43从信息流的传送效率来看 效率最低单总线系

5、统44三种集中式总线仲裁中、 方式对电路故障最敏感链式查询45用于笔记本电脑的大容量存储器是 固态盘46 一台计算机对n个数据源进行分时采集送入主存，然后分时处理，采集数据时最好的方 案是：n个指针的、n个缓冲区47为了便于实现多级中断，保存现场最有效的方法是采用： 堆栈48 CPU对通道的请求形式是：I/O指令49指令系统中采用不同寻址方式的目的主要是： 缩短指令长度，扩大寻址空间，提高编程灵活性50假设微操作控制信号用 Cn来表示，指令操作码译码器输出用Im表示，节拍电位信号用Mk表示，节拍脉冲信号用 Ti表示，状态反馈信息用 Bj表示，用硬布控制器的基本原理可 表示为：Cn=f (Im,

6、 Mk, Ti, Bj)51由于CPU内部的操作速度较快，而 CPU访问一次主存所花的时间较长，机器周期通常 采用：主存中读取一个指令字的最短时间52多总线结构的计算机系统，采用 方法，对提高系统的吞吐率最有效 多端口存储器53计算机使用总线结构的主要优点是便于实现积木化，同时： 减少了信息传输线的条数54描述PCI总线中基本概念表述不正确的是： PCI总线是一个与处理器有关的高速外围总线56带有处理器的设备一般称为 设备 智能化57中断向量地址是：中断服务例行程序入口地址的指示器58并行I/O标准线口 SCSI中，一块适配器可以连接 台具有SCSI接口的设备7859目前大多数集成电路所采用的

7、基本材料为 单晶硅60多路开关可用：一个三态缓冲器代替61正确的是阶码部件只进行阶码相加，相减和比较62交叉存储器的4个模块，它们有各自的： 地址寄存器和数据缓冲寄存器63. 64位，32MB按半字编址 8M64双端口存储器采用 的读写电路两套相互独立65寄存器直接寻址方式中，寄存器存放的是：操作数流水线技术把多个处理过程在时间上错开，依次通过各功能段，这样每个子过程就可以与其他子过程并行进行。流水线冲突对于具体的流水线来说，由于相关的存在，使得指令流中的下一条指令不能在指定的时钟周期执行。相关两条指令之间存在某种依赖关系。并行性计算机系统在同一时刻或同一时间隔内进行多种运算或操作。最近最少使

8、用方法(LRU)本来是选择近期使用次数最少的块作为被替换的块，实际上只是选择最久没有被访问过的块。命中率HCPU访问存储系统时，在存储器中找到所需信息的概率。平均访问时间 TATA TA = T1+FTM (F=1-H)当命中时，访问时间即为 T1。当不命中时，为T1+ TM TM=T2+TB 吞吐率单位时间内流水线所完成的任务数量或输出结果的数量。系统可靠性系统从某个初始参考点开始一直连续提供服务的能力，它通常用平均失效前时间来衡量。失效率CPU向存储器发出的请求失败的概率仿相联Cache又称列相联Cache,它既能获得多路相联 Cache的低不命中率，又能保持直接映像Cache的命中速度。

9、具有一快一慢两种命中时间，它们分别对应于正常命中和伪命中的情况。总线仲裁按一定的规则将总线分配给期中的一个请求，并且按分时原则轮流为多个请求服务。Amdahl定律加快某部件执行速度所能获得的系统性能加速比，受限于该部件的执行时间占系统中总执行时间的百分比。大概率事件优先对于大概率事件，赋予它优先的处理权和资源使用权，以获全局最优结果。哈佛结构将程序指令存储和数据存储分开的存储器结构翻译先把L+1级程序全部变成 L级程序后再执行新的 L级程序，不再访问L+1级程序RAW写后读相关冲突存储层次计算机体系结构下存储系统层次结构的排序顺序透明性把这种本来存在的事物或属性，但从某个角度看又好像不存在的特

10、性1什么是CISO CISC旨令系统的特点是什么？CISC即复杂指令集计算机，它是增强指令功能，把越来越多的功能交由硬件来实现，并且指令的数量也是越来越多。2何谓总线仲裁？ 一般采用何种策略进行仲裁，简要说明它们的应用环境。按一定的规则将总线分配给期中的一个请求，并且按分时原则轮流为多个请求服务。一般说，采用优先级或公平策略进行仲裁。在多处理器系统中，对cpu模块的总线请求采用公平原则处理，对I/O模块的总线请求采用优先级策略。3简述CPU的主要功能CPU由运算器和控制器两部分组成，它是微机的核心部分，担负着计算机的运算及控制功能4采用组相联cache, 一定能带来性能上的提高吗？为什么？不一

11、定。因为组相联命中率的提高是以增加命中时间为代价的，组相联需要增加多路选择开关。5替换算法的原理是什么？替换算法是指由于主存中的块比Cache中的块多，所以当要从主存中调一个块到 Cache中时,会出现该块所映象到的一组（或一个）Cache块已全部被占用的情况。这时，需要被迫腾出其中的某一块，以接纳新调入的块。6硬件和软件在什么意义上是等效的？在什么意义上是不等效的？、硬件和软件在实现逻辑功能上是等效的。在原理上用软件实现的功能完全可以用硬件或固件来实现用硬件实现的功能也可以用软件进行模拟来完成。但在速度、价格、实现的难易程度上是不同的。用软件实现的优点是设计容易、修改简单而且可以减少硬件成本

12、。但其缺点 是所实现的功能的 速度较慢。用硬件实现的优点是 速度快、性能高 但它修改困难灵活性差c7从当前的计算机技术观点来看，CISC结构有什么缺点？CISC吉构的指令系统中，各种指令的使用频率相差悬殊。CISC吉构指令系统的复杂性带来了计算机系统结构的复杂性，这不仅增加了研制时间 和成本，而且还容易造成设计错误。CISC吉构指令系统白复杂性给 VLSI设计增加了很大负担，不利于单片集成。CISC吉构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。在CISC吉构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机 系统结构技术来提高系统的性能。8在5段流水线中，一条指

13、令的执行需要几个时钟周期？它们分别是什么？5个IF（取指令），ID（指令解码），EX （执行），MEM（内存访问），WB（写回）。/已知x和y。用变形补码计算 x+y, x-y,同时指出结构是否溢出。(1) x=0.11011 , y=0.00011; (2) x=0.11011, y=-0.10101 取补：x补=00.11011 y补=00.00011卜丫补=卜补变补=11.11101仅+丫补=冈补+y补=00.11110 x+y=x+y补补=0.11110伏-丫补=凶补+-y补=00.11000 x-y=x-y补补=0.11000取补：x补=00.11011 y补=11.01011 曰补

14、=丫补补=00.10101仅+丫补=冈补+y补=00.00110 x+y=x+y补补=0.00110伙-丫补=凶补+-y补=01.10000符号位为01,结果正溢异步通信方式传送 ASCII码，数据位8位，奇校验1位，停止位1位，波特率9600、4800、7200是字符传送速率是多少？每个数据位时间长度是多少？数据位传送速率是多少？每个字符传送的速率 =4800/10=480字符/秒每个数据位时间长度=1/4800=0.208ms数据位传送速率=8*480=3840位/秒CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次,已知Cache存取周期为50ns,

15、主存存取周期为 250ns,求cache/主存系统的效率和平均访问 时间。平均访问时间=(1900*50+100*250 ) / (1900+100) =60scache主存系统效率=cache存取周期/平均访问时间=50/60=83.3%存储容量为A字，字长B位，模块数m=8,用交叉方式进行组织，存储周期T=400ns,数据总线宽度为64位，总线传送周期n=100ns,问该存储器的带宽是多少。信息总量q=BX 8=4B交叉存储时间t=T+ (m-1 ) n=1100ns带宽w=q/t18计算机系统中有三个部件可以改进,这三个部件的加件加速比一 部件加速比是产30：部件加速比是k20：部件加速

16、比是3=10（1）如果部件1和部件2的可改进比例均为30%,那么当部件3的可改进比例为多 少时，系统加速比才可以达到10?（2）如果三个部件的可改进比例分别为30%、30%和20%,三个部件同时改进,那么 系统中不可加速部分的执行时间在总执行时间中占的比例是多少？W： （1）在多个部件可改进情况下,Amdahl定理的扩展：己知 * = 30, 83=20, 83=10, SB=10, Fi=0.3, F2=03,得：10 =51-（0 3+0 3+F3）+（0 3/30 + 0 3/ 20+F3/10）得F3=0 36,即部件3的可改进比例为36%（2）设系统改进前的执行时间为T,则3个部件改

17、进前的执行时间为：（0.3+0.3+02） T = 0仃，不可改进部分的执行时间为0 2T.已知3个部件改进后的加速比分别为S】 = 30, S2=20. S3=10,因此3个部件改进后的 执行时间为:= 0 045T0 5T 03T 0 2T+ , +302010改进后整个系统的执行时间为：Tn = 0 045T+0 2T = 0 245T那么系统中不可改进部分的执行时间在总执行时间中占的比例是:02T0 245T= 0 823 12有一指令流水线如下所示入 | T 2 -3 -4 1出50ns 50ns 100ns200ns（1）求连续输入10条指令，该流水线的实际吞吐率和效率：（2）该流

18、水线的“瓶颈”在哪一段？请采取两种不同的措俺消除此“瓶颈”。对于你所给出的两种新的流水线，连续输入10条指令时，其实际吞吐率和效率各是多少？解：（1）mTpipelme =： Ati + (11 1) Atxmx=(50 + 50 +100 + 200) + 9 x 200=2200(ns)门=%中加=%2。3-1）E = TP-= TP=45.45%411（2）施颈在3、4段。变成八级流水线1细分）mTpqjfrhne = 、Ati +(II 1Atznax 1=1=50 x8 + 9 x 50=850(ns)TP = /4ppt|u=%5tllS，mE = TP- m400810将5生82%17 重狂设置部件段上7Hd PlTP =5B,82%4.44 33_12F = 400 xlO /850 x 8出师表两汉：诸葛亮先帝创业未半而中道崩殂， 今天下三分，益州疲弊，此诚危急存亡之秋也。然侍卫之臣 不懈于内，忠志之士忘身于外者，盖追先帝之殊遇，欲报之于陛下也。诚宜开张圣听，以光 先帝遗德，恢弘志士之气，不宜妄自菲薄，引喻失义，以塞忠谏之路也。宫中府中，俱为一体；陟罚臧否，不宜异同。若有作奸犯科及