配套课件：微型计算机原理及应用

1、第1章 概述11 计算机和微型计算机的发展概况 12 微型计算机的特点和应用范围13 微型计算机的基本组成 14 微型计算机中的数的编码和字符的表示 1.1 计算机和微型计算机的发展概况 1.1.1 计算机的发展 1.1.2 微型计算机的发展 返回本章首页1.1.1 计算机的发展 第一代电子计算机称为电子管计算机。 第二代计算机称为晶体管计算机，其主要逻辑元件采用的是晶体管。 第三代计算机的内存储器采用了半导体存储器，可靠性和存取速度有了明显的改善。 第四代计算机以采用大规模和超大规模集成电路为标志。 关于第五代计算机人们正在进行着多方面的探索。 计算机（Computer）又称电脑，是20世纪

2、最重要的科技成果。 计算机是一种能够自动地、高速地、精确地进行信息处理的现代化电子设备，是一种帮助人类从事脑力劳动（包括记忆、计算、分析、判断、设计、咨询、诊断、决策、学习与创作等思维活动）的工具。1944年哈佛大学和IBM公司合作,在美国首次制造出了现代计算机的雏形马克。 1942年美国物理学家毛希利（JohnMauchely）提出了一个名曰“高速电子管计算装置”的现代计算机制造方案。该机于1946年正式交付使用，取名ENIAC电子数字积分机和计算机。 返回本节1.1.2 微型计算机的发展第一阶段（19711973）：典型的微型机以Intel 4004和Intel 4040为基础。微处理器和

3、存储器采用PMOS工艺，工作速度很慢。微处理器的指令系统不完整；存储器的容量很小，只有几百字节；没有操作系统，只有汇编语言。主要用于工业仪表、过程控制或计算器中。 第二阶段（19741977）：以8位微处理器为基础，典型的微处理器有Intel 8080/8085、Zilog公司的Z80及Motorola公司的6800。微处理器采用高密度MOS（HMOS）工艺，具有较完整的指令系统和较强的功能。存储器容量达64KB，配有荧光屏显示器、键盘、软盘驱动器等设备，构成了独立的台式计算机。配有简单的操作系统（如CP/M）和高级语言。 第三阶段（19781981）：以16位和准32位微处理器为基础，如In

4、tel公司的8086、Motorola的68000和Zilog的Z8000。微处理器采用短沟道高性能NMOS工艺。在体系结构方面吸纳了传统小型机甚至大型机的设计思想，如虚拟存储和存储保护。 第四阶段（20世纪80年代）：80年代初，IBM公司推出开放式的IBM PC，这是微型机发展史上的一个重要里程碑。IBM PC采用Intel 80 x86（当时为8086/8088、80286、80386）微处理器和Microsoft公司的MS DOS操作系统并公布了IBM PC的总线设计。 第五阶段（20世纪90年代开始）：RISC（精简指令集计算机）技术的问世使微型机的体系结构发生了重大变革。 返回本节

5、1.2 微型计算机的特点和应用范围1.2.1 微型计算机的特点1.2.2 微型机的应用范围 返回本章首页1. 2.1 微型计算机的特点1体积小、重量轻、价格低廉2简单灵活、可靠性高、使用环境要求不高 3功耗低返回本节1.2.2 微型机的应用范围1科学计算2数据处理3办公自动化4过程控制5辅助系统6仿真返回本节1.3 微型计算机的基本组成1.3.1 计算机系统组成 1.3.2 微型计算机的硬件组成返回本章首页1.3.1 计算机系统组成 计算机系统是一个复杂的工作系统，它由硬件系统和软件系统组成。所谓计算机的硬件系统，通俗地说就是构成计算机的看得见摸得着的部件，即构成计算机的硬设备。例如：计算机的

6、主机、显示器、键盘、磁盘驱动器等。 图1-1 计算机系统组成返回本节1.3.2 微型计算机的硬件组成微型计算机的硬件组成部分主要有微处理器（CPU）、存储器、I/O设备和系统总线。见图1-2所示。系统总线包括地址总线AB、数据总线DB和控制总线CB组成。在微机中，各功能部件之间通过系统总线相连，这使得各个部件的之间的相互关系变为面向系统总线的单一关系。一个部件只要满足总线标准，就可以连接到采用这种总线标准的系统中。 图1-2 微型计算机的功能模块1-3 微型计算机的组成返回本节1.4 微型计算机中的数的编码和字符的表示1.4.1二进制1.4.2二进制与十进制的互化1.4.3八进制和十六进制 1

7、.4.4有符号数的表示方法1.4.5定点数与浮点数1.4.6计算机中的编码返回本章首页1.4.1二进制在二进制计数系统中，表示数据的数字符号只有两个，即0和1；大于1的数就需要两位或更多位来表示；以小数点为界向前诸位的位权依次是20，21，22，向后依次为2-1，2-2，2-3，；一个二进制数也可以通过各位数字与其位权之积的和来计算其大小。返回本节1.4.2二进制与十进制的互化一个二进制的数向十进制转化十分简单，只要把它按位权展开相加即可。例如：(1011)2=123+022+121+120=(11)10十进制数转化为二进制数时，整数和纯小数的转化方法不同，而一个既有整数部分又有小数部分的数，

8、则须分成整数和小数两部分分别转化。例1.1将十进制数47转化为二进制形式。即 (47)10=(101111)2例1.2将十进制数0.625转化为二进制形式。即：(0.625)10= (0.101)2 返回本节1.4.3八进制和十六进制例1.3将八进制数327转成二进制形式。 301120107111即 (327)8= (011010111)2例1.4将二进制数11010001转化成八进制形式。001101020113即 (11010001)2= (321)8例1.5将十六进制数3A2F转为二进制形式。30011A101020010F1111即 (3A2F)16= (00111010001011

9、11)2例1.6将二进制110011011转化成十六进制形式。1011B1001900011即 (110011011)2= (19B)16 返回本节1.4.4有符号数的表示方法由于计算机只能识别0和1组成的数或代码，所以有符号数的符号也只能用0和1来表示，一般用0表示正，用1表示负，但由于数值部分的表示方法不同，有符号数可有三种表示方法，分别叫做原码、反码和补码。原码表示的有符号数，最高位为符号位，数值位部分就是该数的绝对值。例如：假设某机器为8位机，即一个数据用8位（二进制）来表示，则：+23的原码为00010111-23的原码为10010111其中最高位是符号位，后7位是数值位。反码表示的

10、有符号数，也是把最高位规定为符号位，但数值部分对于正数是其绝对值，而对于负数则是其绝对值按位取反（即1变0，0变1）得到的。例如：+23的反码为00010111-23的反码为11101000反码表示的数字范围同原码。数字0也有2个编码表示。(+0)10=(00000000)2，(- 0)10=(11111111)2补码表示的有符号数，对于正数来说同原码、反码一样，但负数的数值位部分为其绝对值按位取反后末位加1所得。例如：-23的补码为11101001可以证明：两个补码形式的数（无论正负）相加，只要按二进制运算规则运算，得到的结果就是其和的补码。即有：X+Y补=X补+Y补 返回本节1.4.5定点

11、数与浮点数1定点表示法2浮点表示法1定点表示法所谓定点表示法，是指计算机中小数点位置是固定不变的。根据小数点位置的固定方法不同，又可分为定点整数及定点小数表示法。前者小数点固定在数的最低位之后，后者小数点固定在数的最高位之前。设计算机的字长是位，则上述两种表示法的格式如下：2浮点表示法所谓浮点表示法，是指计算机中的小数点位置不是固定的，或者说是“浮动”的。为了说明它是怎样浮动的我们引入“阶码表示法”。对于任何一个二进制数都可表示为：（）返回本节1.4.6计算机中的编码1十进制数的编码BCD码2字符的编码3汉字的编码1十进制数的编码BCD码计算机中采用二进制，但二进制书写冗长，阅读不便，所以在输

12、入输出时人们仍习惯使用十进制。如果计算量不大，可采用二进制数对每一位十进制数字进行编码的方法来表示一个十进制数，这种数叫做BCD码。由于在机内采用BCD码进行运算绕过了二进制、十进制间的复杂转化环节，从而节省了机器时间。BCD码有多种形式，最常用的是8421BCD码，它是用4位二进制数对十进制数的每一位进行编码，这4位二进制码的值就是被编码的一位十进制数的值。2字符的编码在计算机中除了数值之外，还有一类非常重要的数据，那就是字符，如英文的大小写字母（A，B，C，a，b，c，），数字符号（0，1，2，9）以及其他常用符号（如：？、%、+等）。在计算机中，这些符号都是用二进制编码的形式表示，即每一

13、个字符被赋予一个惟一固定的二进制编码，为了统一，人们制定了编码标准。目前，一般都是采用美国标准信息交换码，它使用七位二进制编码来表示一个符号，通常把它称为ASCII码。由于用七位码来表示一个符号，故该编码方案中共有128个符号（27=128），编号从 (0000000)2到(1111111)2 。3汉字的编码计算机要处理汉字信息，就必须首先解决汉字的表示问题。同英文字符一样，汉字的表示也只能采用二进制编码形式，目前使用比较普遍的是我国制定的汉字编码标准GB2312-80，该标准共包含一、二级汉字6763个，其他符号682个，每个符号都是用14位（两个7位）二进制数进行编码，通常叫做国标码。如“

14、啊”的国标码为1110000，1100001。新的国标汉字库已包括两万多个汉字和字符。返回本节THANK YOU VERY MUCH ！本章到此结束，谢谢您的光临！结 束放映返回本章首页第2章 微处理器21 微处理器22 8086/8088微处理器23 8086指令系统和汇编语言24 飞速发展CPU本章学习目标 8086/8088CPU的组成、引脚功能和工作模式。时序基本概念。 微处理器的发展历程，主流CPU及其最新技术。 返回本章首页2.1 微处理器概述2.1.1 CPU的基本概念和组成2.1.2 CPU主要技术参数2.1.3 CPU主流技术术语浅析 返回本章首页2.1.1 CPU的基本概念

15、和组成微处理器（Micro Processing Unit），即微型化的中央处理器。中央处理器CPU的英文全称是Central Processing Unit。早期微处理器以MPU表示，以区别于大型主机的多芯片CPU。但现在已经不加区分，都用CPU表示。 返回本节2.1.2 CPU主要技术参数1位、字节和字长 2CPU外频 3前端总线（FSB）频率 4CPU主频4CPU主频 5L1和L2 Cache的容量和速率 返回本节2.1.3 CPU主流技术术语浅析 1流水线技术 2超流水线和超标量技术 3乱序执行技术 4分支预测和推测执行技术 5指令特殊扩展技术 返回本节2.2 8086/8088微处理

16、器2.2.1 8086的编程结构2.2.2 8086的工作模式和引脚功能2.2.3 8086的系统组成2.2.4 8086的总线时序返回本章首页2.2.1 8086的编程结构 1总线接口部件 (BIU) 2执行部件EU 3“流水线”结构 4通用寄存器的用法 5标志寄存器图2-1 8086的编程结构图1总线接口部件 (BIU) 总线接口部件由下列各部分组成： （1）4个段地址寄存器；CS16位的代码段寄存器； DS16位的数据段寄存器； ES16位的扩展段寄存器； SS16位的堆栈段寄存器； （2）16位的指令指针寄存器IP； （3）20位的地址加法器； （4）6字节的指令队列缓冲器。执行部件的

17、功能就是负责从指令队列取指令并执行。从编程结构图可见，执行部件由下列几个部分组成： （1）4个通用寄存器，即AX、BX、CX、DX； （2）4个专用寄存器： （3）标志寄存器FR； （4）算术逻辑单元ALU。 2执行部件EU 3“流水线”结构 总线接口部件BIU和执行部件EU并不是同步工作的，两者的动作管理遵循如下原则： 每当8086的指令队列中有2个空字节，BIU就会自动把指令取到指令队列中。而同时EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而且EU对BIU又无总线访问请求时，BIU便进入空闲状态。在执行转移、调用和返回指令时，指令队列中的原有内容被自动清除

18、。表2-1 寄存器的隐含用法4通用寄存器的用法图2-2 标志寄存器结构图标志寄存器（Flag Register）共有16位，其中7位未用。标志寄存器内容如图2-2所示：（1）条件标志（2）控制标志 5标志寄存器返回本节 2.2.2 8086的工作模式和引脚功能1最小工作模式 2最大工作模式 38086CPU的引脚信号 1最小工作模式 由图2-3可知，在8086的最小模式中，硬件连接上有如下几个特点：（1）MN/ 引脚接+5V，决定了8086工作在最小模式。（2）有一片8234A，作为时钟发生器。（3）有三片8282或74LS373，用来作为地址锁存器。（4）当系统中所连接的存储器和外设比较多时

19、，需要增加系统数据总线的驱动能力，这时，可选用两片8286或74LS245作为总线收发器。图2-3 8086CPU最小模式下的典型配置2最大工作模式 由图2-4可知，最大模式配置和最小模式配置有一个主要的差别： 最大模式下多了8288总线控制器。 图2-4 8086CPU最大工作模式下的典型配置38086CPU的引脚信号8086CPU采用双列直插式的封装形式，具有40条引脚，见图2-5。它采用分时复用的地址/数据总线，所以有一部分引脚具有双重功能，即在不同时钟周期内，引脚的作用不同。图2-5 8086的引脚信号（括号中为最大模式下的名称）返回本节2.2.3 8086的系统组成18086的存储体

20、结构 28086存储器的分段结构 38086存储器的逻辑地址与物理48086存储器20位物理地址的形成 18086的存储体结构 表2-3 BHE和A0的意义图2-6 8086系统的存储结构28086存储器的分段结构 8086 CPU中有四个段寄存器：CS，DS，SS和ES，这四个段寄存器存放了CPU当前可以寻址的四个段的基值，也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。一旦这四个段寄存器的内容被设定，就规定了CPU当前可寻址的段，如图2-7所示。图2-7 当前可寻址的存储器段（堆栈段和附加段重叠）38086存储器的逻辑地址与物理8086 CPU中的每个存储元在存储体中的位置都可以

21、使用实际地址和逻辑地址来表示。CPU访问存储器时，要形成20位的物理地址，即先找到某段，再找到该段内的偏移量。换句话说，CPU是以物理地址访问存储器的，如图2-8所示。图2-8 逻辑地址与物理地址的关系48086存储器20位物理地址的形成 在存储段划分时，段内地址是连续的，段与段之间是相互独立的。每个段的起始地址称段的基址，段基址必须是能被16整除的那些地址，即20位的段基址的低四位应当是0000。由于段起始地址的低四位为0，所以可用20位地址的高16位表示段的基址，存放在段基址寄存器中。段基址寄存器共四个：CS、DS、ES、SS。返回本节2.2.4 8086的总线时序1读周期的时序 2写周期

22、的时序 1读周期的时序（图2-9） 图2-9 8086读总线周期一个基本的读周期一般包含如下几个状态：T1状态： T2状态： T3状态： Tw状态： T4状态： 2写周期的时序（图2-10） 图2-10 8086写总线周期返回本节 2.3 8086指令系统和汇编语言2.3.1 寻址方式2.3.2 8086的指令系统2.3.3 汇编语言程序设计返回本章首页2.3.1 寻址方式1操作数的寻址方式 2转移地址的寻址方式1操作数的寻址方式 （1）立即寻址 （2）寄存器寻址 （3）直接寻址 （4）寄存器间接寻址 （5）寄存器相对寻址方式 （6）基址变址寻址方式 （7）相对基址变址寻址方式 （1）立即寻址

23、 例如：MOV AX，1234H ；十六进制数1234H送入AX。如图2-11所示。（2）寄存器寻址 操作数存放在指令规定的寄存器中，对于16位操作数，寄存器可以是AX，BX，CX，DX，SI，DL，SP或BP；而对8位操作数，寄存器可以是AH，AL，BH，BL，CH，CL，DH或DL。例如：MOV AX，BX ；将寄存器BX的内容送入AX中。如图2-12所示。（3）直接寻址 例如：MOV AL，DS:2000H ；将逻辑地址为DS:2000单元内的字节送入AL。若段基址DS=4000H，则段起始物理地址为4000H左移4位，即40000H，此指令将数据段中物理地址为42000H 单元的内容5

24、6H传至AL寄存器。如图2-13所示。（4）寄存器间接寻址 例如：MOV AX，BX ；BX内容为有效地址EA（偏移量）。若DS=4000H，BX=100H，此指令将物理地址40100H 单元的内容传至AL寄存器（段基地址同样为40000H）。如图2-14所示。（5）寄存器相对寻址方式 例如：MOV AL，BX+5；若DS=6000H，BX=2000H，BX的内容加上8位位移量05H作为操作数的有效地址。传送数据段中的一个字节到AL中。如果使用BP，则隐含地表示操作数存放在堆栈段中。如图2-15所示。（6）基址变址寻址方式 例如：MOV AX，BX+SI；BX的内容与SI的内容之和作为操作数的

25、有效地址。传送数据段中的一个字。如图2-16所示。（7）相对基址变址寻址方式 例如：MOV AH，BX+DI+1234H ；BX的内容加上DI的内容再加上位移量1234H作为操作数的有效地址。如图2-17所示。2转移地址的寻址方式 （1）段内直接寻址 （2）段内间接方式 （3）段间直接寻址 （4）段间间接方式 （1）段内直接寻址 段内直接寻址方式也称为相对寻址方式，转移的目标地址是当前IP内容和一个8位或16位的位移量之和，这个位移量才是指令代码的一部分，所以叫相对寻址。如图2-18所示 （2）段内间接方式 这种方式也是在段内，其转移的目标地址是寄存器或存储单元的内容，即以寄存器或存储器单元内

26、容来更新IP的内容，所以是绝对偏移量，注意和段内直接方式的相对偏移量的区别。若目标地址为存储单元内容，则该存储单元本身可由上述与存储器操作数有关的任何寻址方式寻址，只是它里面的内容为新的IP值。如图2-19所示。（3）段间直接寻址 这种方式用于段间转移，目标地址的段基值（CS）和偏移地址（IP）都是指令码的组成部分，用来更新当前CS和IP。如图2-20所示。（4）段间间接方式 这种方式同样用于段间转移，只不过当前CS和IP由存储器中连续的两个字更新，低位地址的字更新IP，高位地址的字更新CS，存放新IP和CS的存储单元地址由前述存储器操作数的寻址方式决定。见图2-21所示。例如：JMP DWO

27、RD PTR INTER+BX ；取DS段中偏移为INTER+BX处的双字作为新的CS和IP。返回本节2.3.2 8086的指令系统1数据传送类2算术运算类3逻辑运算与移位指令4字符串处理5控制转移指令6处理器控制指令1数据传送类（1）通用数据传送指令这种指令共5条，如表2-4所示。 （2）输入/输出指令（3）目标地指传送指令这组指令包括三条指令，如表2-5所示。（4）标志位传送指令表2-4 通用数据传送指令格式表2-5 目标地址传送指令格式2算术运算类 （1）加法指令 （2）减法指令 （3）乘法指令 （4）除法指令 3逻辑运算与移位指令 （1）逻辑运算指令 （2）移位与循环移位指令 表2-6

28、 逻辑运算指令格式4字符串处理8086/8088指令系统为文本处理提供了一组强有力的指令（字符串处理指令），对一系列含有字母数字代码的字节（也称字符串）进行处理，例如传送、比较、查找、插入、删除等，字符串指令为这些处理提供了很大方便。字符串指令的寻址方式只用隐含寻址，源串固定使用SI，目的串固定使用DI。5控制转移指令（1）转移指令，分为无条件转移指令和条件转移指令； （2）循环指令； （3）过程调用与返回指令； （4）中断与返回指令。6处理器控制指令主要包括标志处理指令7条和其他处理器控制指令5条。详细内容同样参见指令一览表。返回本节2.3.3 汇编语言程序设计1汇编语言指令 2汇编语言基本

29、语法3汇编语言程序结构 4标准汇编语言程序框架1汇编语言指令 8086汇编语言中，有多种伪指令，包括： 数据定义伪指令； 结构定义伪指令； 记录定义伪指令； 段定义伪指令； 程序终结伪指令； 过程定义伪指令； 访问外部标识符伪指令； 宏操作伪指令。 2汇编语言基本语法（1）ASM-86的字符集 （2）关键字 （3）语句 （4）表达式 （5）指令性语句中的操作数 3汇编语言程序结构 汇编语言源程序是由语句序列组成的，语句序列应包括： 数据（程序要处理的对象）； 处理数据的实体； 承上启下的记录。8086/8088 微处理器系统的存储结构是分段式访问结构，这种结构是程序运行的基础，因此，8086/

30、8088 汇编语言程序必须具备： 代码段（处理数据的对象） 数据段（定义加工处理对象） 堆栈段 4标准汇编语言程序框架通常，一个源程序都有大体相同的结构或框架，下面给出一个源程序的框架结构，该程序是在PC-DOS环境下运行的。;定义堆栈段STACK_SEGSEGMENT PARA STACK STACK ;定义堆栈深度与堆栈段变量STACK_SEGENDS;定义数据段DATA_SEGSEGMENT PARA PUBLIC DATA ;定义变量DATA_SEGENDS;定义代码段CODE_SEGSEGMENT PARA PUBLIC CODEMAINPROC FARASSUME CS:CODE_

31、SEG, DS:DATA_SEGASSUME SS:STACK_SEGSTART:PUSH DSMOV AX,0PUSH AXMOV AX,DATA_SEGMOV DS,AX ;主过程内容RETMAINENDPPROC_APROC NEAR ;子过程A内容，A为主过程调用PROC_AENDP ;其他过程内容CODE_SEGENDSEND START 图2-22 DOS下内存的分配示意图返回本节2.4 飞速发展的CPU2.4.1 辉煌的历程2.4.2 潮流和未来返回本章首页2.4.1 辉煌的历程1Pentium前时代2Pentium时代3Pentium后时代返回本节2.4.2 潮流和未来 1奔腾

32、4的时代 2走近64位CPU1奔腾4的时代 2000年下半年，Intel推出了代号Willamette的处理器，它是英特尔IA-32 CPU家族中最新的成员，也是英特尔P6系列的终结者。这就是Pentium IV（P4）。P4 CPU基于新的32位微结构，在许多方面超过了奔腾/等上两代的IA-32 CPU。 NetBurst微架构是Pentinum 4处理器的基石。这里解释一下处理器的架构与微架构：处理机的架构指的是指令集、寄存器和程序员公用的内存驻留的数据结构，它们在处理器的发展进程中得到继承和增强。处理机的微架构指的是处理机架构在硅片上的实现。 NetBurst微架构特点细节：超流水线技术

33、： 执行追踪Cache： 快速执行引擎REE： 400MHz 系统总线： 先进的动态执行： 流式SIMD扩充2（SSE2）： 图2-23 Pentium IV 处理器及搭配的RDRAM内存条2走近64位CPU64位处理器针对的主要对象是目前对32位系统感觉受限制的用户。一些用来设计汽车、卫星以及一些其他的非常复杂的产品的MCAD软件（机械计算机辅助设计软件）将通过64位系统得到不少的性能提升。另外，超大规模的数据库软件也由于64位的大内存寻址区域而获得不少优势。可见其企业级应用是相当广泛的。 Intel的64位结构叫做IA-64。目前，Intel同时推出了Pentium 4以及Intel第一个

34、从IA-32到IA-64架构转换的产品Itanium。 图2-24 Intel的64位CPUItanium（1）IA-64架构的特点 1）更改现有工业标准体系，建立IA-64架构后将采用并行运算方式的体系；2）单指令简化，即每条指令执行的功能减少，但执行效率变高；3）由于运行指令并行化，并且采用了程序控制指令，使分支预测更加准确，提高运算的利用效率；4）增加程序运行时的并行运算预测能力，使内存中需要的数据更容易在Cache中命中；5）增加内存的总容量，扩展到2的64次方，由原先的4GB内存扩展到惊人的180亿GB容量，并支持64位浮点数和32位浮点数，高精度的数字计算，提供高达82位的数据宽度

35、。6）利用GR Stack来降低save/restore需要的调用，减少寄存器使用数量，使用的是Register Stacker Engine（RSE），使用全新的寄存器，总共128个64位寄存器，其中32个是静态的，96个是动态的。7）现有流水线采用的是顺序结构，一条运行结束后进行下一条，IA-64采用并行流水线结构，提高了工作效率。8）高速运算功能，在平行运算时，提供了2倍于运算频率的运算速度。（1）IA-64架构的特点 1）64位实地址模式；2）通过寄存器前缀（REX）来达到寄存器扩展；3）增加8个新的通用寄存器（GPRs），代号为R8到R15；4）扩展通用寄存器的宽度到64位；5）增加

36、8个128位的SSE寄存器，标号为XMM8到XMM15；6）新的RIP关联数据地址模式；7）单一字节寄存器地址。表2-7显示的就是x86-64架构中的模式结构图，并标示了适用情况。返回本节THANK YOU VERY MUCH ! 本章到此结束，谢谢您的光临！返回本章首页结束放映 第3章 总线和主板31 总线基本概念32 总线原理33 微机系统总线标准34 总线新技术35 认识主板36 主板结构37 主板控制芯片组38 主板发展趋势本章学习目标总线的基本概念、总线的分类、总线控制原理 主板的基本组成和结构、作用和功能 微机主板和总线标准的发展历程、主流技术和最新发展动态 返回本章首页 3.1

37、总线基本概念3.1.1 什么是总线3.1.2 面向总线的体系结构3.1.3 总线分类和性能指标返回本章首页 3.1.1 什么是总线 总线能为多个部件服务，总线的基本工作方式通常是由发送信息的部件分时地将信息发往总线，再由总线将这些信息同时发往各个接收信息的部件。究竟由哪个部件接收信息，要由CPU给出的设备地址经译码产生的控制信号来决定。返回本节 3.1.2 面向总线的体系结构（1）使各部件之间的关系转化为面向总线的单一关系：设计和使用某一部件，无须考虑该部件和其他相应部件间的复杂关系，只要满足它和总线之间的关系即可。（2）标准总线可以得到多个厂商的广泛支持，便于生产与之兼容的硬件板卡和软件。

38、（3）模块结构方式便于系统的扩充和升级。 （4）便于故障诊断和维修，同时也降低了成本。 返回本节3.1.3 总线分类和性能指标1总线有多种分类方法2性能指标1总线有多种分类方法按相对于CPU与其他芯片的位置可分为片内总线和片外总线。 按总线传送信息的类别，可把总线分为地址总线、数据总线和控制总线。 按照总线传送信息的方向，可把总线分为单向总线和双向总线。 按总线的层次结构可分为CPU总线、存储总线、系统总线和外部总线。 图3-1 现代微机总线机构示意图2性能指标常用的量化指标如下： 总线带宽： 总线宽度： 工作频率： 总线带宽、总线宽度、总线工作频率三者之间的关系就像高速公路上的车流量、车道数

39、和车速的关系。车流量取决于车道数和车速，车道数越多、车速越快则车流量越大：同样，总线带宽取决于总线宽度和工作频率，总线宽度越宽、工作频率越高则总线带宽越大。总线带宽的计算公式如下：Q=fWN表3-1 常见总线的带宽和传输率返回本节3.2 总线原理3.2.1 总线的控制3.2.2 数据传送3.2.3 总线仲裁3.2.4 总线驱动和其他控制返回本章首页 3.2.1 总线的控制 总线的控制贯穿在从总线主部件申请使用总线到数据传送完毕的整个过程，要经过几个步骤：总线请求、总线仲裁、寻址、传送数据、检错和出错处理。总线控制线路主要包括总线仲裁逻辑、驱动器和中断逻辑等。返回本节 3.2.2 数据传送1总线

40、数据传输方式2总线传输方向3定时信号的实现方式 有三种：同步方式、异步方式和半同步方式。图3-2 半同步方式数据传输时序图返回本节 3.2.3 总线仲裁 根据总线控制部件的位置，控制方式可以分成集中方式与分散方式两类。总线控制逻辑集中在一处的，称为集中式总线控制。总线控制逻辑分散在总线各部件中的，称为分散式总线控制。返回本节3.2.4 总线驱动和其他控制 总线驱动除考虑信号线外，电源的驱动能力有时也是考虑的重要方面，特别是现在的一些外设总线，设备的电源完全从总线获得，更应该考虑这个问题。返回本节 3.3 微机系统总线标准3.3.1 系统总线标准3.3.2 常见系统总线标准3.3.3 其他总线返

41、回本章首页 3.3.1 系统总线标准1标准的重要性2系统总线标准的内容系统总线通常为50100根信号线，这些信号线可分为五个主要类型：数据线：决定数据宽度。地址线：决定直接选址范围。控制线：包括控制、时序和中断线，决定总线功能和适应性的好坏。电源线和地线：决定电源的种类及地线的分布和用法。备用线：留给厂家或用户自己定义。返回本节 3.3.2 常见系统总线标准1PC/XT、ISA（PC/AT）总线2MCA、EISA总线 3VESA、PCI总线4AGP总线1PC/XT、ISA（PC/AT）总线（1）PCXT总线 PC/XT总线是一种开放式结构的计算机总线，该底板总线有62个引脚，支持8位双向数据传

42、输和20位寻址空间，有8个接地和电源引脚、25个控制信号引脚、1个保留引脚。总线底板上有5个系统插槽，用于I/O设备与PC机连接。该总线的特点是把CPU视为总线的惟一主控设备，其余外围设备均为从属设备。 （2）ISA总线（图3-3）IBM公司在PC总线基础上增加36个引脚，形成了AT总线。即从1982年以后，逐步确立的IBM公司工业标准体系结构，简称为ISA（Industry Standard Architecture）总线，有时也称为PC/AT总线。图3-3 ISA总线插槽2MCA、EISA总线 （1）MCA总线1987年IBM公司为保护自身的利益，在宣布PC/2机器时，推出相对封闭的微通道

43、结构，简称为MCA总线，试图由该公司加以专利控制。（2）EISA总线 为了打破IBM的垄断，1988年9月，Compaq，AST，Epson，HP，Olivetti，NEC等9家公司联合起来，推出了一种兼容性更优越的总线，即EISA总线。 3VESA、PCI总线（1）VESA总线1992年VESA（Video Electronics Standards Association视频电子标准协会）联合60余家公司，对PC总线进行了第五次创新，推出了VESA Local Bus（简称VL总线）局部总线标准VESA V10。（2）PCI总线（图3-4）图3-4 PCI总线插槽PCI局部总线的特点。 线

44、性突发传输。 存取延误极小。 总线主控及同步操作。 独立于CPU的结构。 低成本、高效益。 兼容性。 预留发展空间。 4AGP总线（1）AGP总线简介 （2）AGP总线的特点 （3）AGP总线的工作方式 返回本节 3.3.3 其他总线1EPP、RS-2322IEEE1394、USB3EIDE、SCSI1EPP、RS-232（1）EPP并行接口 EPP方式是IEEE 1284并行接口标准的五种数据传输方式之一，IEEE 1284标准为个人计算机的并行接口提供了高速的访问手段。其中的第一种“正向方式”被大多数计算机用来向打印机传输数据，通常称为Centronics方式，也称为标准方式。（2）RS-

45、232串行接口 虽然现在有一些高速串行总线标准，但是RS-232依然是现代微机的标准串行口，一般提供两个插座，MS-DOS规定其设备名为COM1、COM2，现在仍沿用这些名称。也有主板只提供一个插座的情况。2IEEE1394、USB（1）IEEE 1394总线 其实IEEE 1394是一种串行接口标准，这种接口标准允许把电脑、电脑外设、家电非常简单地连接起来，是一种连接外部设备的机外总线。 （2）USB总线 USB（Universal Serial Bus）称为通用串行总线，是由Compaq、DEC、IBM、Intel、Microsoft、NEC和NT（北方电讯）七家公司推出的新一代接口标准总

46、线。 3EIDE、SCSI （1）EIDE接口 作为接口，包括了硬件和软件两部分：接口设备是硬件，接口信号规范标准是软件。基本的硬盘接口标准有四种，即ST506，IDE，ESDI，SCSI。 （2）SCSI接口 SCSI的原文是Small Computer SystemInterface，即小型计算机系统接口。SCSI也是系统级接口，可与各种采用SCSI接口标准的外部设备相连，如硬盘驱动器、扫描仪、光盘、打印机和磁带驱动器等。 （1）EIDE接口 与IDE相比，EIDE有以下几个方面的特点： 支持大容量硬盘，最大容量可达8.4GB，通过BIOS中对INT13H中断的处理，可支持超过100GB的

47、容量。 EIDE标准支持除硬盘以外的其他外设。 可连接更多的外设，最多可连接四台EIDE设备。 EIDE具有更高的数据传输速率。 为了支持大容量硬盘，EIDE支持三种硬盘工作模式：NORMAL，LBA和LARGE模式。SCSI接口标准的主要特性如下： SCSI是系统级接口，可与各种采用SCSI接口标准的外部设备相连，如硬盘驱动器、扫描仪、光盘、打印机、磁带驱动器、通信设备等。 SCSI是一个多任务接口，具有总线仲裁功能。 SCSI可以按同步方式和异步方式传输数据。 SCSI可分为单端传送方式和差分传送方式。 SCSI总线上的设备没有主从之分，相互平等。 返回本节 3.4 总线新技术1EV6与P

48、4总线2PCI-X局部总线3NGIO总线 4UMA总线5FUTURE I/O总线 返回本章首页1EV6与P4总线AMD公司在其最先推出的一款Athlon处理器上使用了一个200Mbps的前端总线，即Digital公司的Alpha总线协议Alpha EV6，其带宽较目前Intel的P6 GTL+ 总线协议大1倍，现在的Athlon采用266MHz的前端总线，峰值带宽可达2.1Gbps。AMD Athlon系统总线结构能够支持处理器物理可寻址存储器取8TB（1TB=1000GB）以上的数据，相比之下，PCI总线的结构则只可支持64GB的数据存取。而Intel Pentium 4处理器则采用了Net

49、Burst微型架构，沿用了多年的P6架构被取代。 2PCI-X局部总线为解决Intel架构服务器中PCI总线的瓶颈问题，Compaq、IBM和HP公司决定加快加宽PCI芯片组的时钟速率和吞吐量，使其分别达到133MHz和1Gbps。利用对等PCI技术和Intel公司的快速芯片作为智能I/O电路的协处理器来构建系统。这种新的总线称为PCI-X。 3NGIO总线 NGIO总线可以说是Intel公司推出的所谓下一代I/O总线结构，英文为NextGeneration Input/Output。 与其他总线结构有所区别，NGIO总线结构采用的是与传统共享总线不同的交换机制和系统主芯片连接的对等PCI总线

50、。 4UMA总线SGI公司提出的取代AGP的另一种方案，并于1996年推出了O2图形工作站，它采用的是UMA统一内存结构总线（Unified Memory Architecture）。在UMA总线结构中，系统中所有的缓冲器合并成一个公共区，称为系统主存。 在UMA总线结构中，系统中所有的缓冲器合并成一个公共区，称为系统主存。 UMA是多端口的存储器阵列，具有足够的带宽，能保证各系统不会造成数据阻塞。 5FUTURE I/O总线 Future I/O总线结构是与NGIO相竞争的另一种总线Future I/O，目前仍处在IBM、Compaq、HP等公司的研制开发中，据称其数据传输率可达10Gbps

51、。返回本节3.5 认识主板1CPU插座（或插槽）2总线和总线插槽3主板电源插座4内存插槽 5磁盘接口 6主控芯片组返回本章首页7 BIOS芯片8 CMOS芯片9 跳线或DIP开关10电池11各种外围设备输入输出端口12其他图3-5 主板结构图图3-6 DDR传输示意图返回本节3.6 主板结构1AT结构2Baby AT结构3ATX结构4Mini ATX结构5Micro ATX结构6LPX结构7NLX结构8Flex ATX结构返回本章首页3.7 主板控制芯片组3.7.1 概念及结构3.7.2 流行芯片组 3.7.3 BIOS与CMOS返回本章首页3.7.1 概念及结构1南、北桥结构2加速中心体系结

52、构 1南、北桥结构顾名思义，南、北桥的结构一般是由两块芯片组成的芯片组结构，即北桥芯片（North Bridge）和南桥芯片（South Bridge）。简单地来说桥就是一个总线转换器和控制器。它实现各类微处理器总线通过一个PCI总线来进行连接的标准，可见，桥是不对称的。在桥的内部包含有兼容协议以及总线信号线和数据的缓冲电路，以便把一条总线映射到另一条总线上。北桥与南桥之间也通过PCI总线完成通讯。北桥芯片主要负责管理CPU、内存与AGP接口间的数据传输，为Cache、PCI、AGP、ECC纠错提供工作平台。北桥芯片一般位于CPU插槽附近。南桥芯片负责管理IDE、I/O设备接口，为高级电源管理

53、、USB等提供工作平台。现在的南桥芯片也集成了多媒体功能，整和了AC97 2.0（满足PC98基本音频规范）/SoundBlaster兼容的音频处理等。 图3-7 南北桥结构的KT133芯片组2加速中心体系结构（Accelerated Hub Architecture） 这种体系始于Intel i810芯片组，是以GMCH（图形、内存控制中心/Graphics & Memory Controller Hub）ICH（I/O控制中心/I/O Controller Hub）FWH（固件中心/Firmware Hub）三块芯片组成的芯片组。三块芯片之间采用数据带宽为266Mbps的新型专用高速总线，

54、较之PCI总线的南、北桥结构要快得多。图3-8为采用AHA（Accelerated Hub Architecture）体系的i815E芯片组结构示意图。图3-8 AHA结构的Intel 815E芯片组返回本节3.7.2 流行芯片组 1Intel公司芯片组 2AMD芯片组 3威胜（VIA）芯片组 4整合型芯片组1Intel公司芯片组 (1) 440BX440BX是Intel为支持高主频PII CPU而专门开发的芯片组。作为440系列的第三代产品，440BX当时定位于高端CPU领域，相对于其前任LX芯片组，BX芯片组又多了几个新的特点，首先，它开始支持总线速度为100MHz的频率（一般可上133M

55、HZ ），通过配合高频CPU，主频最少可支持到500MHz以上。其次，它采用四端口技术，有效地把CPU 、内存、AGP端口和PCI总线连接起来并控制传输，提高了系统的性能。此外它还具有32位主PCI接口并支持同步AGP端口 (2) 815芯片组 815芯片组同810系列一样，也采用了Intel自行设计的Hub中心体系结构，并内部集成显卡；但815与810也有明显的区别，815增加了外接AGP显卡插槽，若你对内置显卡的效果不满意，也可以另外购买AGP显卡进行升级，目前815芯片组具体可分i815及i815e两种，其中i815为82815（GMCH）配82801AA（ICH）；i815e为8181

56、5（GMCH）配82801BA（ICH2），而i815EP为i815E的简化版本，省掉了内置的i752图形加速卡，GMCH也就变为MCH的作用了。2AMD芯片组 AMD直到K7（Athlon）问世才自己设计制造芯片组，采用的仍是南北桥结构。其最新芯片组为AMD 760和760MP芯片组，后者支持双CPU。760芯片组提供了266MHz的外频支持，而且还支持DDR-1600和DDR-2100的内存规范，支持AGP 4X显卡。它的代号是AMD 761，与它配套的南桥则是AMD 766。3威胜（VIA）芯片组 VIA（威盛）是一家老牌的芯片组厂商。其早先推出的MVP3、MVP4等芯片组都是相当成功的

57、。目前其主打产品是694X芯片组。694X芯片组 KX133/KT133芯片组 Apollo Pro266/Apollo KT266 4整合型芯片组 整合型芯片组是为集成型主板服务的。目前主板的发展有个重要趋势就是集成度日益提高，也许未来的系统上只会有两个芯片：一个是CPU，一个是集成了声卡、显卡、内存等配件的芯片，事实上目前很多集成了声卡、显卡、MODEM、网卡的主板已经推出，在这种主板上我们会看到多了一些成员，如显示芯片、显存等。返回本节 3.7.3 BIOS与CMOS BIOS的全称应该是ROM-BIOS，意思是只读存储器基本输入输出系统。 CMOS的英文可比BIOS的英文难写多了，它是

58、“Complementary Metal Oxide Semiconductor”的缩写，翻译出来的本意是互补金属氧化物半导体存储器，指一种大规模应用于集成电路芯片制造的原料。 但在这里CMOS的准确含义是指目前绝大多数计算机中都使用的一种用电池供电的可读写的RAM芯片。 返回本节3.8 主板发展趋势3.8.1 主板结构的新变化3.8.2 主板总线速度的提升3.8.3 主板超频稳定性能的成熟3.8.4 主板安全稳定性能的增强3.8.5 主板方便性能的提高3.8.6 主板能源功能的改进3.8.7 整合技术日新月异 返回本章首页3.8.1 主板结构的新变化 新型芯片组架构的更新：传统的芯片组结构采

59、用南北桥的分控体系，而自 i810 芯片组开始引入加速集线器结构（Accelerated Hub Architecture），取代了原有的 PCI 总线，并采用专用总线以连接各设备和CPU，以达到高速处理的目的。i820芯片组则采用了替代北桥芯片的内存控制集线器（Memory Controller Hub）和替代南桥芯片的I/O控制集线器（I/O Controller Hub），同时也采用专用总线来连接它们，其带宽比传统的PCI总线速度增加了一倍。 返回本节3.8.2 主板总线速度的提升 1前端总线及带宽速度的提升 2低电压多倍频技术的发展 3AGP 4X 的支持 4UDMA100 技术的发展

60、返回本节3.8.3 主板超频稳定性能的成熟 1主板电压可调技术及外频分频调整技术 2异步内存调整技术返回本节3.8.4 主板安全稳定性能的增强 1监控管理技术 2主板问题诊断技术 3主板的防毒杀毒能力返回本节3.8.5 主板方便性能的提高1免跳线技术2PC99 技术规格3多类型CPU主板返回本节 3.8.6 主板能源功能的改进主板能源新功能的改进主要体现在STR新技术的发展，STR技术原出自于笔记本电脑技术，其前身是STD技术，STD就是Suspend to Disk的缩写，意思是“挂起到硬盘”，其具体过程是将系统（一般是Windows 98）运行时的当时状态和相关系统信息保存到存储设备（硬盘