《微机原理》课件第2章 微处理器与总线-2

1、总线： 是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的通道2.2.5 8086/8088CPU的工作模式和引脚信号地址总线（AB）数据总线（DB）控制总线（CB）最小模式：引脚 MN/MX=5V，单处理机方式；最大模式：引脚 MN/MX=0，多处理机方式2、部分引脚分时复用1、工作方式：一、 特点T1 T2 T3 T4 1个总线周期CLKCPUMN/MXAD7 AD03、CPU使用4个时钟周期读/写一次内存或I/O端口，T1状态传送地址，T2T4传送数据2.2.5 8086/8088CPU的工作模式和引脚信号二、 最小模式下引脚的功能8086CPUAD

2、15 AD0（8088 AD7 AD0， A15 A8）A19 /S6 A16 /S3BHE/S7ALE+5VGNDCLKMN/MXINTRNMIHOLDHLDADT/RRDWRREADYINTARESETTESTM/IO（8088 为SS0）DEN（8088 IO / M）2.2.5 8086/8088CPU的工作模式和引脚信号1、8086CPU地址/数据线:AD15AD0：地址/数据信号分时复用。传送地址信号时为输出，传送数据信号时为双向。A19 A16 ：输出高位地址信号2、 ALE 地址锁存允许，高电平有效 T1 状态有效，将地址信息锁存到地址锁存器3、 DEN 数据允许信号 ，三态输

3、出，低电平有效 T2 T4 状态有效，用作数据收发器选通信号2.2.5 8086/8088CPU的工作模式和引脚信号4、 DT/R 数据发送/接收控制信号，三态 输出 确定总线收发器的传送方向， DT/R =1，CPU发送数据； DT/R =0，CPU接收数据锁存器STB缓冲器TOEAD7 AD0A7 A0D7 D0ALEDT/RDEN2.2.5 8086/8088CPU的工作模式和引脚信号8086CPURDWRM / IO5、读选通信号6、写选通信号7、存储器/IO端口控制RDWRCS接口RDWRCS内存CS为片选信号，低电平有效2.2.5 8086/8088CPU的工作模式和引脚信号例：当

4、WR=1，RD=0， M / IO =1时， 表示CPU当前正在进行读存储器操作MOV AL , 2000H2.2.5 8086/8088CPU的工作模式和引脚信号8、 INTR 可屏蔽中断请求，输入10、NMI 不可屏蔽中断请求，输入9 、INTA 中断响应信号，输出中断服务子程序主程序中断信号8086CPU+5VGNDINTRNMIHOLDHLDAINTA2.2.5 8086/8088CPU的工作模式和引脚信号INTR 可屏蔽中断NMI不可屏蔽中断中断允许触发器 ：IF=1，允许 INTR 中断 IF=0 ，禁止 INTR 中断IFCPUINTR NMINMI不受IF影响2.2.5 808

5、6/8088CPU的工作模式和引脚信号11、HOLD 总线请求，高电平有效，输入12、HLDA 总线响应，高电平有效，输出内存I/OCPUHLDA响应ABDBCBDMAHOLD申请2.2.5 8086/8088CPU的工作模式和引脚信号一、最小模式和最大模式的区别 最小模式 最大模式 MN/MX接+5V MN/MX接地构成单处理机系统 构成多处理机系统系统控制信号由CPU产生 系统控制信号由总线 控制器产生2.2.6 8086最大模式和最小模式系统构成2.2.6 8086最大模式和最小模式系统构成二、最小模式下的系统配置2.2.6 8086最大模式和最小模式系统构成三、最大模式下的系统配置四、

6、常见总线接口芯片 1、锁存器OE DI0 DO0DI1 DO1DI2 DO2DI3 DO3DI4 DO4DI5 DO5DI6 DO6DI7 DO7STB8282锁存器由多个D触发器构成的暂存器，在控制信号的作用下将数据传送出去2.2.6 8086最大模式和最小模式系统构成OE STB DI DO0 1 0、1 0、10 0 锁存1 高阻态T VCCA1 B1A2 B2A3 B3A4 B4A5 B5A6 B6A7 B7A8 B8OE82862、缓冲器 当OE=“0”时 双向传输： T=“1”，AB T=“0”， B A 2.2.6 8086最大模式和最小模式系统构成AB11OET时序的概念：CP

7、U各引脚信号在时间上的关系总线周期：CPU完成一次访问内存（或接口）操作所需要的时间。8086一个总线周期至少包括4个时钟周期T2.2.7 8086CPU的工作时序8086总线周期为4T80386总线周期为2T80486总线周期为1TPentium 总线周期为1/2T1、时钟周期T：每个时钟脉冲持续时间。2、总线周期：对存储器或I/O端口进行一次读/写所需的 时间；3、指令周期：执行一条指令所需的 时间，分为若干总线周期；CLK指令周期总线周期T一、时钟周期、总线周期、指令周期8086CPU时钟频率为5MHZ，一个T状态为200nSCPUCLK2.2.7 8086CPU的工作时序二、 基本时序

8、在总线周期内不能完成读写则插入等待周期TW。CLK总线周期TT2T3T4Tw2.2.7 8086CPU的工作时序8086的主要操作时序有以下几种：系统的复位和启动最小模式下的读总线周期、写总线周期最小模式下的总线请求和响应周期最大模式下的读总线周期、写总线周期最大模式下的总线请求/允许周期1、首先了解时序图中出现的信号的意义；2、按照时钟周期的 先后顺序，抓住信号的变化过程，依次分析确定各微操作的时序关系三、 基本时序分析方法：2.2.7 8086CPU的工作时序1、系统的复位和启动2.2.7 8086CPU的工作时序2、最小方式下存储器读总线周期2.2.7 8086CPU的工作时序3、最小方

9、式下存储器写总线周期2.2.7 8086CPU的工作时序2.3 80486CPU概述一、80486的工作方式实地址模式：类似8086的体系结构，寻址空间1MB，CPU复位后自动进入，保留两个专用域保护工作模式： 支持多任务，提供保护机制，引入虚拟存储器，46位虚拟地址，分段（4GB）虚拟8086模式：仿真8086方式，在虚拟存储器、保护和多任务操作等环境支持下的工作方式。2.3 80486CPU概述二、80486内部结构图三、80486 CPU的寄存器 包括基本寄存器、系统寄存器、浮点寄存器和调试测试寄存器1.基本寄存器三、80486 CPU的寄存器2.系统级寄存器四、逻辑地址、线性地址和物理

10、地址的关系2.5 总线一、总线的分类片总线(Chip Bus, C-Bus)：又称元件级总线，把各种不同功能的芯片连接在一起构成特定功能模块。如CPU模块。 系统总线(Internal Bus, I-Bus)：又称为内总线或板级总线，是微机中各插件（模块）之间的信息传输通路。例如CPU模块和存储器模块或I/O接口模块之间的传输通路。外总线(External Bus, E-Bus)：又称通信总线，是微机系统之间或微机系统与其他系统（仪器、仪表、控制装置等）之间信息传输的通路。二、总线的性能指标总线的带宽：单位时间内总线上可传送的数据量， 单位：字节/秒（B/s）或兆字节/秒（MB/s）总线的宽度

11、：总线能同时传送的数据位数，如16位、32位；总线的工作频率：总线的时钟频率，单位，MHz2.5 系统总线总线的带宽、总线的宽度、总线工作频率类似高速公路上的车流量、车道数、和车速。总线带宽的计算公式：BW=（总线宽度/8）*总线时钟频率/每个存取周期的时钟数三、常用总线1、ISA总线(Industrial Standard Architecture)由来：IBM在推出微机系统IBM PC/XT时，定义了一种总线结构，称为XT总线（8位数据宽度）；采用286CPU时，推出IBM PC/AT微机系统，定义了与XT总线兼容的16位AT总线，即ISA总线，是16位总线。ISA总线插槽：2.5 系统总

12、线2、EISA总线由来：是ISA总线的扩展。特点：同ISA总线完全兼容，支持多个总线主控器，增加了突发式传送，是一种高性能的32位标准总线。2.5 系统总线3、局部总线VESA(VLBus,Video Electronics Standard Association)总线：又称为CPU总线。具有32位数据宽度，并可扩展到64位；外设与CPU同步工作；最多支持3个VL-Bus设备；支持多个总线主控器。直接挂在CPU上，面向486设计。4、PCI总线PCI(Peripheral Component Interconnect，外围部件互连总线)总线系统结构：2.5 系统总线4、PCI总线PCI总线系统结构特点：（1）PCI总线用于连接高速I/O设备，如高速图形显示适配器（显卡）、网络接口适配器（网卡）、硬盘控制器等；ISA总线与低速I/O设备相连，如键盘、鼠标等。（2）北桥芯片：连接CPU总线、内存总线与PCI总线。（3）南桥芯片：连接PCI总线与ISA总线。2.5 系统总线5、USB总线USB（Universal Serial Business），通用总线接口。是PC机与多种外围设备连接和通信的标准接口，是“万能接口”。特点：支持热插热拔、即插即用、供电灵活、提供多种速率适应不同设备、四种数据传输协议、最多可连接127个外设。USB拓扑结构：主机（