数电课程设计(十三进制同步减法计数器和串行序列信号检测器)_第1页
数电课程设计(十三进制同步减法计数器和串行序列信号检测器)_第2页
数电课程设计(十三进制同步减法计数器和串行序列信号检测器)_第3页
数电课程设计(十三进制同步减法计数器和串行序列信号检测器)_第4页
数电课程设计(十三进制同步减法计数器和串行序列信号检测器)_第5页
已阅读5页,还剩10页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、1 十三进制同步减法计数(无效状态为0001、0010、0011)的 设计 课程设计的目的:1、了解同步计数器的工作原理和逻辑功能。2、掌握计数器电路的分析、设计方法及应用。3、熟悉设计过程和边沿JK触发器原理。 设计总框图:十三进制同步减法计数器8421 BCD码 CP 输入减法计数器脉冲 输出进位信号 设计过程: 、状态图: /0 /0 /0 /0 /0 /0 1111 1110 1101 1100 1011 1010 1001/0 0000 0100 0101 0110 01111000 /1 /0 /0 /0 /0 /0、选择触发器、求时钟方程、输出方程和状态方程 (1)选择触发器 由

2、于JK触发器功能齐全、使用灵活,故选用4个下降沿出发的边沿JK触发器。 (2)求时钟方程 CP0=CP1=CP2=CP3=CP(3)求输出方程 输出方程的卡诺图为: 00 01 11 101000000000000 00 01 11 10 输出方程: Y = Qn3Qn2(4)状态方程:次态卡诺图: 00 01 11 101111000000010110010110111100111011010111100010101001 00 01 11 10 所以:Q3n+1 的卡诺图为: 00 01 11 101000011110111 00 01 11 10 Q2n+1的卡诺图为: 00 01 11

3、 101011101111000 00 01 11 10 Q1n+1的卡诺图为:00 01 11 101001010101010 00 01 11 10 Q0n+1 的卡诺图为: 00 01 11 101000110011001 00 01 11 10 状态方程:Q3n+1= Qn3Qn2 + Qn3Qn0 + Qn3Qn1+ EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n3 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(_),Q)n2= EQ * jc2 * Font

4、:Times New Roman * hps10 o ad(s up 9(),Q)n3 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(_),Q)n2 + (Qn0+Qn1+Qn2)Qn3Q2n+1= EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n2 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n1 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9()

5、,Q)n0+ (Qn0+Qn1)Qn3 Q1n+1= EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n1 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n0Qn3 + Qn1Qn0 + EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n1 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n3 EQ * jc2 * Font:Times N

6、ew Roman * hps10 o ad(s up 9(_),Q)n2Q0n+1 = EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n0(Qn3+Qn1+ EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n2)驱动方程为:J3= EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(_),Q)n2 K3= EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(_),

7、Q)2 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)0 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)1 J2= EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n1 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n0 K2= EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),

8、Q)n1 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n0 J1= EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n0Qn2 Qn2 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n3 EQ * jc2 * Font:Times New Roman * hps10 o ad(s up 9(),Q)n0Qn3 K1= EQ * jc2 * Font:Times New Roman * hps10 o

9、 ad(s up 9(),Q)n0 J0= Qn1Qn2Qn3 K0=1(6) 检验能否自启动(无效状态0001,0010,0011)0011 0010 10010001 1010所以能自启动 逻辑接线图: 1.5 电路接线图 实验仪器 74LS112芯片2块,74LS08芯片1块 74LS00芯片2块 开关导线若干 实验结论(分析实验中出现的故障及产生的原因) 实验正常,个芯片运行正常。2 串行序列信号检测器(检测序列为1101) 课程设计的目的:1、了解同步计数器的工作原理和逻辑功能。2、掌握计数器电路的分析、设计方法及应用。3、熟悉设计过程和边沿JK触发器原理。 设计总框图: 序列信号检

10、测器(检测序列为1101) CP 序列发生器的时钟脉冲 输出信号2.3 设计过程2.3.1 进行逻辑抽象,建立原始状态图。 1/0 0/0 1/0 1/0 0/0 1/1S0S1 S2 S3 S41/0 0/0 0/0 0/0 进行状态化简,画出最简状态图1、 合并等价状态,化简原始状态图得到最简状态图 0/0 1/1 1/0 1/0 0/0S0 S1 S2 S3 0/0 0/0 1/0 2、 进行状态分配,画出用二进制编码后的状态图状态图如下: 0/0 1/0 1/0 0/0 00 01 10 11 1/1 0/0 0/0 1/0 2.3.3 选择触发器、求时钟方程、状态方程1、选择触发器

11、由于JK触发器功能齐全、使用灵活,故选用2个下降沿出发的边沿JK触发器。2、 求时钟方程 CP0=CP1=CP2 =CP3、状态方程次态卡诺图 Qn1Qn0 X 00 01 11 1000000011011011100 1Q1n+1 的卡诺图为: Qn1Qn0 X 00 01 11 1000010111 0 1Q0n+1 的卡诺图为: Qn1Qn0 X 00 01 111000011010 01所以:Q1n+1=X Qn1Qn0+(Qn0 +X) Qn1 Q0n+1 = (X Qn1+ X Qn1) Qn0+ X Qn1Qn0 驱动方程为: J1= X Qn0 K1= X Qn0 J0= X

12、Qn1 X Qn1 K0 = X Qn12.4 逻辑连线图 电路原理图 实验仪器74LS112芯片1块,74LS08芯片1块 74LS00芯片1块74LS04芯片1块,发光二极管两个,开关三个,导线若干。 实验结论(分析实验中出现的故障及产生的原因) 实验正常,个芯片运行正常。3 六进制同步加法计数器(无效状态为010,100) 目的和意义通过课程设计锻炼动手能力和思维能力检测实际操作能力以及所学知识。增强对所学知识的认识,加深电路的理解,使所学知识形成一个串联网巩固知新。扩展知识面。使自己对所学知识有一个总括的把握。 设计要求及分析 要求:设计一个六进制同步加法计数器(无效状态为010,10

13、0) 设计总框图:六进制同步加法计数器8421 BCD码CP 输入加法计数器脉冲设计过程 3.3.1 状态图 000 001 011 101 110 111 选择触发器、求时钟方程、和状态方程1、 选择触发器 由于JK触发器功能齐全、使用灵活,故选用3个下降沿出发的边沿JK触发器。 2、 求时钟方程 CP0=CP1=CP2=CP3、 卡诺图 Qn1Qn0 Qn2 00 01 11 100010111011100001110 1Q2n+1卡诺图为: Qn1Qn0 Qn2 00 01 11 10001101 0 1Q1n+1卡诺图为: Qn1Qn0Qn2 00 01 11 10010101 0 1

14、Q0n+1 卡诺图为: Qn1Qn0 Qn2 00 01 11 10111001 0 14、 状态方程:Q2n+1=Qn2 Qn1 + (Qn0+Qn1)Qn2 Q1n+1= Qn0Qn1+ Qn0Qn1 Q0n+1 = Qn0 + Qn2Qn15、 驱动方程为:J2= Qn1 K2= Qn1Qn0J1= Qn0 K1= Qn0J0 =1 K0= Qn2逻辑接线图 电路原理图 实验仪器 74LS112芯片2块,74LS08芯片1块 ,开关导线若干实验结论(分析实验中出现的故障及产生的原因)实验正常,每个芯片运行正常。参考文献 1 于孟尝.数字电子技术基础简明教程.第三版.北京:高等教育出版社,

15、1985.2 康华光.电子技术基础:数字部分.4版.北京:高等教育出版社,2000. 3 蔡惟铮.集成电子技术.北京:高等教育出版社,2004 .课程设计心得 做本次课程设计是在考察我们对以前所学的知识的掌握情况,怎样运用我所学的理论知识去解决一些实际问题,也是考察我们的动手能力。经过了一段时间的努力我终于完成了,从芯片的选择,再到设计与实现。在这个过程中我学习到了很多在课本上不能学习到的知识,对一个产品也有了一个新的认识,以前我都很简单的认为一个产品很容易就做出来了,现在我知道了每一个产品都需要很复杂的工序。通过这次的课程设计我学到了主要有如下几点:1提前做好准备工作在开始动手之前,我们要把各芯片件的功能弄清楚,以及如何拓展,只有把这些真正的搞懂之后才能顺利完成设计。2.耐心分析,解决问题设计与实现的过程中我们会遇到一些困难这是很正常的事,但是不能一遇到问题就慌了,要耐心的分析问题并解决,这次课程设计的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论