LVDS_LVPECL培训讲学

1、Good is good, but better carries it.精益求精，善益求善。LVDS_LVPECL-LVDS与LVPECL信号之间的连接HYPERLINK/mon.php?action=viewspace&op=up&itemid=74037&uid=562315上一篇/HYPERLINK/mon.php?action=viewspace&op=next&itemid=74037&uid=562315下一篇2010-08-1822:36:14/个人分类：HYPERLINK/?uid-562315-action-spacelist-type-blog-itemtypeid-661

2、7硬件家园查看(1920)/评论(0)LVDS到LVPECL得连接也分为直流耦合和交流耦合两种方式。直流耦合方式：LVDS到LVPECL得直流耦合结构中需要加一个电阻网络，该电阻网络完成直流电平得转换。LVDS输出电平为1.2V，LVPECL得输入电平为VCC-1.3V。LVDS的输出是以地为基准，而LVPECL的输入是以电源为基准，这就要求考虑电阻网络时应注意输出电位不应对供电电源敏感；另一个问题是需要在功耗和速度方面折衷考虑，如果电阻阻值取的比较小，可以允许电路在更高的速度下工作，但功耗较大，LVDS的输出性能容易受电源的波动影响；还有一个问题就是要考虑电阻网络与传输线的匹配。电阻转换网络

3、如下所示：LVDS到LVPECL的转换需要满足如下方程式。电压VCC在3.3V时，解上面方程得：R1=374ohm，R2=249ohm，R3=402ohm，VA=1.2V，VB2.0V，RIN=49ohm，Gain=0.62。LVDS得最小差分输出信号摆幅为500mV，在上面结构中加到LVPECL输入端得信号摆幅变为310mV，该幅度低于LVPECL的输入标准。但大多数LVPECL电路输入端有较高的增益。耦合方式如下所示。交流耦合方式：LVPECL芯片内有直流偏置情况：LVPECL芯片内没有直流偏置情况：LVPECL信号与LVDS信号之间的连接HYPERLINK/mon.php?action=

4、viewspace&op=up&itemid=74031&uid=562315上一篇/HYPERLINK/mon.php?action=viewspace&op=next&itemid=74031&uid=562315下一篇2010-08-1822:02:18/个人分类：HYPERLINK/?uid-562315-action-spacelist-type-blog-itemtypeid-6617硬件家园查看(1357)/评论(0)LVPECL到LVDS的连接方式有直流耦合和交流耦合两种方式。直流耦合方式：LVPECL到LVDS的直流耦合结构需要一个电阻网络，设计网络时需要考虑以下几点：首先，

5、我们知道当负载是50ohm接到VCC-2V时，LVPECL的输出性能是最优的，因此我们考虑该电阻网络应该与最优负载等效；然后我们还要考虑该电阻网络引入的衰减不应太大，LVPECL输出信号经衰减后仍能落在LVDS的有效输入范围内。注意LVDS的输入差分阻抗为100ohm，或者每个单端到虚拟地为50ohm，该阻抗不提供直流通路，这里意味着LVDS输入交流阻抗与直流阻抗不等。分压电阻网络如下所示：要完成由LVPECL到LVDS的逻辑转换，需要满足如下方程式。解方程得：R1=182ohm，R2=48ohm，R3=48ohm，VA1.14V，RAC=51.8ohm，RDC=62.8ohm，Gain=0.

6、337。连接方式如下：交流耦合情况：LVPECL到LVDS的交流耦合如下图所示，LVPECL的输出端到地需加直流偏置电阻(142ohm到200ohm),同时信号通道上一定要串接50ohm电阻，以提供一定衰减。LVDS的输入端到地需加5Kohm电阻，以提供近似0.86V的共模电压。LVPECL与LVPECL信号之间的连接2010-08-1622:07:41HYPERLINK/mon.php?action=viewspace&op=up&itemid=73815&uid=562315上一篇|HYPERLINK/mon.php?action=viewspace&op=next&itemid=7381

7、5&uid=562315下一篇HYPERLINK/?uid-562315-action-spacelist-type-blog-itemtypeid-6617硬件家园/HYPERLINK/html/15/562315-73815.htmllxspace-tracks查看(3221)/HYPERLINK/html/15/562315-73815.htmllxspace-itemreply评论(0)/HYPERLINK/html/15/562315-73815.htmllxspace-itemform评分(0/0)LVPECL与LVPECL信号之间的连接分为直流耦合方式和交流耦合方式两种。直流耦合

8、方式：直流耦合时，LVPECL负载一般考虑是通过50ohm接到VCC-2V的电源上，一般该电源是不存在的，因此通常的做法是利用电阻分压网络做等效电路。等效网络如下图所示：上图中，各器件应满足如下方程式：HYPERLINK/batch.download.php?aid=12556t_blank在3.3V供电时，电阻按5%精度选取，R1为130ohm，R2为82ohm。而在5V供电时，R1为82ohm，R2为130ohm。如下图所示：交流耦合方式：LVPECL在交流耦合输出到50ohm的终端负载时，要考虑LVPECL的输出端加一直流偏置电阻。LVPECL的输出工模电压需固定在VCC-1.3V，在选

9、择直流偏置电阻时仅需该电阻能够提供14mA到地的通路，这样R1=(VCC-1.3V)/14mA。在3.3V供电时，R1=142ohm，5V供电时，R1=270ohm。然而这种方式给出的交流负载阻抗低于50ohm，在实际应用种，3.3V供电时，R1可以从142ohm到200ohm之间选取，5V供电时，R1可以从270ohm到350ohm之间选取，原则是让输出波形达到最佳。交流耦合方式如下图所示：上图中应满足如下公式：由上面的公式可知，此种耦合方式的直流功耗比较大，如果对功耗有要求时，可以用(b)所示电路。计算如下：LVPECL交流耦合另外有两种改进结构，一种是在信号通路上串接一个电阻，从而可以增

10、大负载阻抗使之接近50ohm；另一种方式是在直流偏置通道上串接电感，以减小该偏置通道影响交流阻抗。LVPECL信号原理2010-08-1421:27:47HYPERLINK/mon.php?action=viewspace&op=up&itemid=73659&uid=562315上一篇|HYPERLINK/mon.php?action=viewspace&op=next&itemid=73659&uid=562315下一篇HYPERLINK/?uid-562315-action-spacelist-type-blog-itemtypeid-6617硬件家园/HYPERLINK/html/15

11、/562315-73659.htmllxspace-tracks查看(4335)/HYPERLINK/html/15/562315-73659.htmllxspace-itemreply评论(0)/HYPERLINK/html/15/562315-73659.htmllxspace-itemform评分(0/0)HYPERLINK/batch.download.php?aid=12515t_blankLVPECL即LowVoltagePositiveEmitter-CoupleLogic，也就是低压正发射极耦合逻辑，使用3.3V或2.5V电源，LVPECL是由PECL演变而来的，PECL即Po

12、sitiveEmitter-CoupleLogic，也就是正发射极耦合逻辑的意思，使用5.0V电源，而PECL是由ECL演变而来的，ECL即Emitter-CoupleLogic，也就是发射极耦合逻辑，ECL有两个供电电压VCC和VEE。当VEE接地时，VCC接正电压时，这时的逻辑称为PECL；当当VCC接地时，VEE接负电压时，这时的逻辑成为NECL，VEE一般接-5.2V电源；一般狭义的ECL就是指NECL。ECL分类：HYPERLINK/batch.download.php?aid=12515t_blankECL/PECL/LVPECL逻辑的优点：1.输出阻抗低(68ohm)，输出阻抗高

13、(可以看作无穷大)，所以驱动能力特别强，它可以驱动50130ohm特征阻抗的传输线而交流特性并没有明显的改变。由于驱动能力强，所以支持更远距离的传输，所以背板走线或长线缆传输基本上都使用ECL逻辑。2.ECL器件对电压和温度的变化不如TTL和CMOS器件敏感，ECL时钟驱动器产生的各路时钟的并发性更好，skew更小。3.相对于同为差分信号的LVDS，ECL支持的速率更高，受工艺的限制，LVDS的逻辑很少有高于1.5GHz的应用，而ECL可以应用高于10GHz的场合，可以说，高于5GHz的场合，基本上是ECL和CML的天下。在所有的数字电路中，ECL的工作速度最高，其延时小于1ns，在中小规模集

14、成电路，高速，超高速数字系统和设备中应用4.对传输线阻抗的适应范围更宽。LVDS属于电流型驱动，其终端的100ohm匹配电阻兼有产生电压的功能。因此，为了不改变信号的摆幅，终端电阻的阻值必须取100ohm，为了保证较好的信号完整性，LVDS的传输线阻抗也必须精确控制在50ohm，否则容易产生反射等SI问题。ECL/PECL/LVPECL逻辑的缺点：跟它的优点一样，ECL的缺点也很明显，那就是功耗大，噪声容限小，抗干扰能力弱。ECL电路的逻辑摆幅只有0.8V，直流噪声容限只有200mV。可以说，ECL的高速性能是用高功耗、低噪声容限为代价换来的。PECL的标准输出负载是50ohm至VCC-2V的

15、电平上，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V，OUT+与OUT-的输出电流为14mA。PECL的输出电路结构：PECL的输入是一个具有高输入阻抗的差分对，该差分对的共模电压需要偏置到VCC-1.3V，这样允许的输入信号电平动态最大。有的芯片在内部已经集成了偏置电路，使用时直接连接即可，有的芯片没有加，使用时需要在芯片外部加直流偏置。PECL的输入电路结构：PECL的逻辑电平指标：LVDS信号原理2010-08-1321:03:28HYPERLINK/mon.php?action=viewspace&op=up&itemid=73580&uid=562315上一

16、篇|HYPERLINK/mon.php?action=viewspace&op=next&itemid=73580&uid=562315下一篇HYPERLINK/?uid-562315-action-spacelist-type-blog-itemtypeid-6617硬件家园/HYPERLINK/html/15/562315-73580.htmllxspace-tracks查看(1974)/HYPERLINK/html/15/562315-73580.htmllxspace-itemreply评论(0)/HYPERLINK/html/15/562315-73580.htmllxspace-itemform评分(0/0)HYPERLINK/batch.download.php?aid=12513t_blankLVDS即LowVoltageDifferentialSignaling的缩写，是当今流行最广泛的低压差分信号之一，它具有功耗低、抗扰性好，最新的LVDS标准能够实现3Gbps以上的数据速率。LVDS信号的摆幅只有350mV。3.3VLVDS线驱动器的输入电平对于逻辑0为0.0VDC到0.8VDC、对于逻辑1为2.0VDC到3.0VDC。0.8VDC和2.0VDC之间的输入电平公平定义，