数字电子技术基础课件：第4章 触发器

1、数字电子电路第4章 触 发 器学习要点： 各类触发器的逻辑功能及触发方式，它是构成 时序电路的基本单元。 熟悉RS、JK、D、T触发器的电路结构，工作 原理。重点掌握掌握RS、JK、D和T触发器的逻辑符号、逻辑功能表示方法、触发方式及触发器间的相互转换。4.0 概述4.1 基本RS触发器4.3 边沿触发器4.2 同步触发器4.0 概述数字电路: 分组合逻辑电路和时序逻辑电路两大类组合逻辑电路的基本单元是基本门时序逻辑电路的基本单元是触发器触发器：存放二进制数字信号和两状态逻辑信号的单元电路。一个触发器能保存一位二进制信息 。触发器的必备特点：1具有两个能自行保持的稳态（1态或0态）；2外加触发

2、信号时，电路的输出状态可以翻转；3在触发信号消失后，能将获得的新态保存下来。基本要求：具有两个稳定的状态：1状态和0状态能接收、保持、输出信号现态和次态：现态：接收输入信号之前的状态，Qn次态：接收输入信号之后的状态，Qn+1现态和次态是两个相邻离散时间里触发器的输出状态。（1）从电路结构不同分（2）从逻辑功能不同分 1）RS触发器 3）主从触发器1）基本触发器触发器的分类：2）同步触发器 4）边沿触发器 2）JK触发器 4）D触发器 3）T触发器本章的重点是研究现态和次态之间的逻辑关系。现态和次态QCP现态和次态是电路同一输出端在不同时刻的状态现态和次态是相对于某一次变化而言的现态1次态2现

3、态次态组成：用2个与非门构成，并且相互交叉正反馈。Q， Q 信号输出端 4.1 基本RS触发器&RSQQ(a) 逻辑图SRQQ(b) 逻辑符号SRQ=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态。S SET 置位端R RESET 复位端&RSQQ(a) 逻辑图SRQQ(b) 逻辑符号SRS、R信号输入端，低电平有效。工作原理011100R0同时S1时，Q0，Q1，0状态。&RSQQRSQQ 0 1 0 1（复位）R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为

4、触发器的置0端或复位端。工作原理&RSQQ011100S0同时R1时，Q1，Q0，1状态。RSQQ 0 1 0 1（复位） 1 0 1 0（置位）R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。&RSQQ工作原理1100111100S1同时R1时，Q保持原来的状态。RSQQ 0 1 0 1（复位） 1 0 1 0（置位）R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力

5、。 1 1 保持&RSQQ工作原理0011RSQQ 0 1 0 1（复位） 1 0 1 0（置位） 1 1 保持R=0同时S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 0 0 不定（约束）特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。 R S QnQn+1功能0 0 00 0 1不用不用不允许0 1 00 1 100Qn+1=0置01 0 01 0

6、 111Qn+1=1置11 1 01 1 101Qn+1=Qn保持S=0同时R=0时，Q=1，Q=1RSQn+1 0 1 0 1 0 1 1 1 Qn 0 0 SRQQ同时撤消S、R信号同时辙消则状态不定波形图反映触发器输入信号取值和状态之间对应关系的图形。置0保持置1不允许S、R信号分时辙消则状态决定于后辙消的信号分时撤消特性表（真值表） R S QnQn+1功能0 0 00 0 1不用不用不允许0 1 00 1 100Qn+1=0置01 0 01 0 111Qn+1=1置11 1 01 1 101Qn+1=Qn保持RSQn 和 RSQn是约束项约束条件：RS = 0QnRS00 01 11

7、 10010 1 01 1 0Qn+1的卡诺图：Qn+1 = S + RQn 功能特性表示方法：特性方程：RS = 0（约束条件）特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式。R-S触发器应用举例：单脉冲发生器K&RSQQ+5V+5V4.7k4.7kQQR-S触发器应用举例：单脉冲发生器K&RSQQ+5V+5V4.7k4.7kQQR-S触发器应用举例：单脉冲发生器QQt正脉冲负脉冲K&RSQQ+5V+5V4.7k4.7kQQ基本R-S 触发器的特点：(2) 具有两个稳态（Q=0，Q=1或Q=1，Q=0）， 称为双稳态触发器。(3) 可触发使之翻转（使R、S之一为0时可翻转）。

8、(4) 具有记忆功能（R、S都为1时，保持原来状态）。 电平直接控制； 输入端存在约束。缺点：(1) 触发器的次态不仅与输入信号状态有关，而且 与触发器的现态有关。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。集成基本RS触发器1S3S16 15 14 13 12 11 10 974LS279 VCC4S4R4Q3SA3SB3R3Q1 2 3 4 5 6 7 81R1Q1SA1SB2Q2R2SGND74LS279的引脚图&RSQQ&RSAQQSBS集成基本RS触发器EN1时工作，EN0时禁止，输出高阻态16 15 14 13 12 11 10

9、9CC4044 VDD4S4R1Q3R3S3Q2Q1 2 3 4 5 6 7 84Q1RNC1S2SEN2RVSS（b）CC4044的引脚图&RSQ&TGENEN传输门4.2 同步触发器4.2.1 同步RS触发器受C P控制的触发器称为时钟触发器。时间控制信号也称同步信号，或时钟信号，或时钟脉冲，简称时钟，用 C P 表示在数字系统中，如果要求某些触发器在同一时刻动作，就必须给这些触发器引入时间控制信号。RSCP0时，R=S=1，触发器保持原来状态不变。CP1时，工作情况与基本RS触发器相同。G1G3&S CP RQ Q（a）逻辑电路&G2G4S CP RQ QS CP RQ Q（b）曾用符号

10、（c）国标符号 S CP R1S C1 1RQ QG1、G2构成基本RS触发器，G3、G4构成控制门。 CP: 时钟脉冲（Clock Pulse）R、S控制端功能表&SRQQ&SRCP基本RS触发器CP R S Qn+1 1 0 0 Qn 1 0 1 1 1 1 0 0 1 1 1 0 Qn 输入控制特性表CP R S QnQn+1功 能0 QnQn+1=Qn 保持1 0 0 01 0 0 101Qn+1=Qn 保持1 0 1 01 0 1 111Qn+1=1 置11 1 0 01 1 0 100Qn+1=0 置01 1 1 01 1 1 1不 用不 用不允许特性方程：Qn+1S+RQn RS

11、0CP1期间有效CP0期间保持&SRQQ&SRCP主要特点： 时钟控制电平触发时钟控制只有CP=1时，输出端状态才能改变电平触发在CP=1时，控制端R、S的电平（1或0）发生变化时，输出端状态才改变可实现多个触发器同步工作抗干扰能力相对较强&SRQQ&SRCP 输入端存在约束RS=1时，Q=1，Q=1在CP1期间，R、S同时撤消，状态不定在RS1时，CP从1跳到0，状态不定主要特点：在CP1期间，R、S分时撤消，状态决定于后撤消者波形图不变不变不变不变不变不变置1置0置1置0不变CPRSQQCPRSQQ波形图复习：同步RS触发器功能特点：具有置1、清0、保持功能；时钟控制电平触发输入端存在约束

12、。Qn+1SRQn RS = 01S1RQQSRCPRSQn+10 1 11 0 00 0 Qn1 1 特性表&CPRSRSQQCP1期间有效CP0期间保持如何解决约束问题？使自动满足RS=0令S=R=D同步 D 触发器4.2.2 同步D触发器（D锁存器）&SRQQ&SRCP1D(a)D触发器的构成G3G4G1G2 SCPQ Q1D&RDG1G2CPG3G4&Q Q(b)D触发器的简化电路SR&D CP 1D C1Q Q(c)逻辑符号&SRQQ&SRCP1D令S=R=DQn+1 = S+RQn RS=0特性方程：Qn+1 = S+RQn =D+DQn =DCP1期间有效将S=D、R=D代入同步

13、RS触发器的特性方程，得同步D触发器的特性方程：CPDQQ波形图主要特点： 时钟电平控制，无约束问题RS0 自动满足 CP1时跟随，下降沿到来时锁存CP1期间Q与D一致，CP下降沿到来时开始保存Q状态在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。(b) CC4042的引脚图16 15 14 13 12 11 10 9CC4042VDD 4Q 4D 3D 3Q 3Q 2Q 2Q4Q 1Q 1Q 1D CP POL 2D VSS1 2 3 4 5 6 7 8(a) 74LS375的引脚图16 15 14 13 12 11 10 974LS

14、375VCC 4D 4Q 4Q 2G 3Q 3Q 3D1D 1Q 1Q 1G 2Q 2Q 2D GND1 2 3 4 5 6 7 8集成同步D触发器CP1、2CP极性控制信号，POL=1时，CP=1有效，锁存的内容是CP下降沿时刻D的值；POL = 0时，CP = 0有效，锁存的内容是CP 上升沿时刻 D 的值。CP3、4同步D触发器解决了输入端约束问题，但只是部分解决了电平直接控制问题。为了解决同步触发器的时钟电平控制问题，增强电路工作的可靠性，提出边沿触发器。边沿触发器具体电路结构形式较多，但边沿触发器控制的特点是相同的。以由两个同步D触发器级联构成的边沿D触发器为例。4.3 边沿触发器4

15、.3.1 边沿D触发器CP&1QQ从主QM11DG1G3QMG5G7G2G4G6G8D CP QQDQQ曾用符号CP国标符号D CP 1DQQC1CP&1QQ从主QM11DG1G3QMG5G7G2G4G6G8（1）CP0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器，Q=QM、Q=QM，输入信号D不起作用。主触发器封门，QM保持从触发器开门，QQM工作原理CP&1QQ从主QM11DG1G3QMG5G7G2G4G6G8工作原理（2）CP1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP1期间始终都有QM=D。主

16、触发器开门，QMD， QM “跟随” D变化。从触发器封门，Q信号被锁存。CP&1QQ从主QM11DG1G3QMG5G7G2G4G6G8Qn+1=D，下降沿时刻有效（3）CP下降沿到来时，门G7、G8封锁，门G3、G4打开，主触发器锁存CP下降时刻D的值，即QM=D，随后将该值送入从触发器，使Q=D、Q=D。（4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。综上所述，边沿D触发器的特性方程为： CP12345DQ波形图CP&1QQ从主QM11DG1G3QMG5G7G2G4G6G8SDRD带异步输入端的边沿D触发器D CP QQ曾用符号SDRD国标

17、符号D CPQQSDRDCP&1QQ从主QM11DG1G3QMG5G7G2G4G6G8SD1，RD0异步清0SDRD异步输入端的作用SD异步置1端RD异步清0端低电平有效，与CP无关SD0，RD1异步置1SDRD不能同时有效正常工作时，SDRD1D 同步输入端异步输入端CP&1QQ从主QM11DG1G3QMG5G7G2G4G6G8SDRD0异步输入端的工作原理1111010RD0，SD1时，无论CP处于什么状态，均能使触发器可靠地复位到Q0，Q1的状态（0状态）CP&1QQ从主QM11DG1G3QMG5G7G2G4G6G8SDRD1异步输入端的工作原理0011SD0，RD1时，无论CP处于什么

18、状态，D为何值，触发器一定是Q1，Q0的状态（1状态）01异步输入端是预置触发器的输入状态，或在工作工程中强行置位和复位用的。集成边沿D触发器注意：CC4013的异步输入端RD和SD为高电平有效。（a）CC4013引脚排列图1Q 1Q 1CP 1RD 1D 1SD VSSVCC 2Q 2Q 2CP 2RD 2D 2SDCC40131 2 3 4 5 6 714 13 12 11 10 9 81RD 1D 1CP 1SD 1Q 1Q GNDVCC 2RD 2D 2CP 2SD 2Q 2Q74LS74（b）74LS74引脚排列图1 2 3 4 5 6 714 13 12 11 10 9 8CP上升

19、沿触发边沿D触发器的主要特点： CP边沿触发（上升沿或下降沿）； 抗干扰能力强只要保证边沿前一瞬间D信号正确，其余时刻干扰不影响Q状态。边沿有效，边沿时刻D被锁存并输出。Qn+1D 只具有置1和清0的功能（带异步输入端），在某些情况下使用不够方便。JK4.3.2 边沿JK触发器11&DCP&1QQ从主QM11以用边沿D触发器构成的电路为例：CP下降沿时刻有效！边沿JK触发器的逻辑符号边沿JK触发器的特点时钟脉冲边沿触发。功能齐全，使用方便灵活。抗干扰能力极强，工作速度很高。J CP K QQ曾用符号QQJ KCPJ CP K QQ国际符号1J 1KC1特点JKQn+1说明00001111Qn1

20、0Qn保持清0置1翻转特性表具有置1、清0、保持和翻转四种完善的功能，又为边沿触发，Qn+1的状态仅决定于CP边沿到来前一瞬间的J K信号组合及Qn。Qn+1JQnKQn CP12345JKQ波形图JKQn+1说明00001111Qn10Qn保持清0置1翻转置1置1清0保持翻转（b）74LS112引脚排列图1CP 1K 1J 1SD 1Q 1Q 2Q GNDVCC1RD 2RD 2CP 2K 2J 2SD 2Q74LS1121 2 3 4 5 6 7 816 15 14 13 12 11 10 9集成边沿JK触发器 CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 74LS

21、112为CP下降沿触发。注意（a）CC4027引脚排列图1Q 1Q 1CP 1RD 1K 1J 1SD VSSVDD 2Q 2Q 2CP 2RD 2K 2J 2SDCC40271 2 3 4 5 6 7 816 15 14 13 12 11 10 9依据：在时钟脉冲操作控制下电路逻辑功能的不同。分类：RS型、JK型、D型、T型、T型。4.3.3 边沿触发器的功能分类RS型功能特点：置1、清0、保持，有约束。Qn+1SRQn RS = 01S1RQQSRCPRSQn+10 1 11 0 00 0 Qn1 1 特性表JK型J K Qn+1 说明0 0 Qn 保持0 1 0 清01 0 1 置11

22、1 Qn 翻转特性表Qn+1 =JQn+KQn 1J1KQQJKCPC1功能特点：置1、清0、保持、翻转。D型D Qn+1 说明0 0 清01 1 置1特性表Qn+1 D 1DQQDCPC1功能特点：置1、清0。T型T Qn+1 说明0 Qn 保持1 Qn 翻转特性表Qn+1 =T Qn 1TQQTCPC1功能特点：保持、翻转。在时钟脉冲操作下，根据输入信号T取值的不同，具有保持和翻转功能的电路。T0时保持，T1时翻转。令边沿JK触发器的JK，即构成T型触发器。T型Qn+1 说明 Qn 翻转特性表Qn+1 =Qn 功能特点：每来一个时钟脉冲就翻转一次。QCPQQCPC1转换步骤：（1）写出已有

23、触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。4.3.4 边沿触发器的相互转换CP转换逻辑已有触发器QQ输入C1待求触发器从JK、D型转换到其它类型触发器从JK型到D型触发器的转换J K Qn+1 说明0 0 Qn 保持0 1 0 清01 0 1 置11 1 Qn 翻转特性表D Qn+1 说明 0 0 清0 1 1 置1特性表Q n+1 =JQ n+KQ nQ n

24、+1 = D 得：J=K=DQn+1 =JQn+KQn Qn+1 =D =D(Qn+Qn)=DQn+DQn比较1DD触发器QQ1J1KC1CP从JK型到D型触发器的转换从JK型到RS型触发器的转换J K Qn+1 说明0 0 Qn 保持0 1 0 清01 0 1 置11 1 Qn 翻转特性表 S R Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 特性表Q n+1SRQ n RS0Q n+1 =JQ n+KQ nRS触发器特性方程变换RS触发器的特性方程，使之形式上与JK触发器的特性方程一致：从JK型到RS型触发器的转换（冗余律）( RS = 0 )比较，得：电路图QQ1J1KC1CP

25、SR从JK型到RS型触发器的转换从JK型到T型触发器的转换J K Qn+1 说明0 0 Qn 保持0 1 0 清01 0 1 置11 1 Qn 翻转特性表T Qn+1 说明 0 Qn 保持 1 Qn 翻转特性表Qn+1JQnKQn Qn+1 =T Qn Qn+1TQnTQn从JK型到T型触发器的转换比较Qn+1JQnKQn Qn+1 =T Qn Qn+1TQnTQn得：J =K=TT触发器QQ1J1KC1CPT从JK型到T型触发器的转换J K Qn+1 说明0 0 Qn 保持0 1 0 清01 0 1 置11 1 Qn 翻转特性表Qn+1 说明 Qn 翻转特性表从JK型到T型触发器的转换Qn+1JQnKQn Qn+1Qn Qn+11Qn1 Qn比较T触发器11得：J = K = 1从JK型到T型触发器的转换Qn+1JQnKQn Qn+1Qn Qn+11Qn1 QnQQ1J1KC1CP从D型到JK型触发器的转换Qn+1 = JQn + KQn Qn+1 =D= DQQ1DC1CPKJJK触发器1&1从D型到T型