数字电路与逻辑设计课件：第四章 part3集成触发器

1、各知识单元的分数分配第一章 数制与编码 7%第二章 逻辑函数及其化简 15%第三章 组合逻辑电路 20%第四章 时序电路分析 30%第五章 同步时序电路设计 15%第六章 集成数/模和模/数转换器 5%第七章 可编程逻辑器件及其应用 8%时序电路基础4-1 集成触发器4-2 同步时序电路4-3 集成计数器其及应用4-4 集成移位寄存器其及应用4-5 随机访问存储器4-6 应用实例4-1-1 基本R-S触发器4-1-2 时钟R-S触发器4-1-3 D触发器4-1-4 J-K触发器4-1-5 T与T触发器4-1-6 常用集成触发器4-1-7 触发器小结4-1 集成触发器 在R-S触发器中，R=S=

2、1是不允许的，给 实际使用带来不便； J-K触发器中，无此约束：当J=K=1时，触发器的状态发生翻转，从状态0转换到状态1，或者从状态1转换到状态04-1-4 J-K触发器4-1-4 J-K触发器一、下降沿触发的J-K触发器二、 J-K触发器的应用三、常用的J-K触发器一、下降沿触发的J-K触发器逻辑符号 JK触发器是在RS触发器基础上改进而来，在使用中没有约束条件。 常见的JK触发器有主从结构的，也有边沿型的。1. 逻辑符号及状态真值表状态真值表状态转换真值表状态图状态表2. JK触发器的状态图和状态表3.下降沿触发的J-K触发器的工作波形在CP的下降沿更新状态，次态由CP下降沿到来之前的J

3、、K输入信号决定。主从JK触发器主从JK触发器内部电路 4-1-4 J-K触发器一、下降沿触发的J-K触发器二、 J-K触发器的应用三、常用的J-K触发器二进制计数器JK触发器的应用下降沿触发CP每收到一个负跳变，触发器的状态就会翻转一次显然该电路也是一个模2计数器十六进制减法计数器JK触发器的应用4-1-4 J-K触发器一、下降沿触发的J-K触发器二、 J-K触发器的应用三、常用的J-K触发器常用的JK触发器4-1-1 基本R-S触发器4-1-2 时钟R-S触发器4-1-3 D触发器4-1-4 J-K触发器4-1-5 T与T触发器4-1-6 常用集成触发器4-1-7 触发器小结4-1 集成触

4、发器T触发器逻辑符号 状态图 状态表 状态方程 逻辑功能：当时钟信号有效时，若T=1时，则触发器状态翻转； 若T=0时，则触发器状态保持不变T触发器状态方程 由JK触发器构成的T触发器 由D触发器构成的T触发器 逻辑功能：当时钟信号有效时，若T=1时，则触发器状态翻转； 若T=0时，则触发器状态保持不变没有专门的集成T触发器 T触发器的应用由T触发器构成的异步计数器异步2k进制计数器的结构异步计数器 代表最低位的触发器FF0的CP端总是接外加的计数脉冲，其他触发器（FF1FF(k-1)）的CP端则连接到前一级触法器的Q或Q端异步2k进制计数器的结构异步计数器异步电路：电路中触发器的CP不是连接

5、在同一个输入CP脉冲上，由于电路的延时不同，各触发器翻转的时间有差异。 仅当低位计满时，才产生一个进位信号，作为高位触发器的触发信号，又称为“行波计数器”非2k进制计数器阻塞反馈型五进制计数器非2k进制计数器阻塞反馈型五进制计数器非2k进制计数器阻塞反馈型五进制计数器非2k进制计数器阻塞反馈型五进制计数器阻塞反馈线：当Q2Q1Q0=100，J0=Q2=0，CP，Q0被阻塞在0计数器级联4-1-1 基本R-S触发器4-1-2 时钟R-S触发器4-1-3 D触发器4-1-4 J-K触发器4-1-5 T与T触发器4-1-6 常用集成触发器4-1-7 触发器小结4-1 集成触发器 目前市场上出售的集成

6、触发器产品通常为JK触发器和D触发器两种类型。 4-1-6 常用集成触发器4-1-1 基本R-S触发器4-1-2 时钟R-S触发器4-1-3 D触发器4-1-4 J-K触发器4-1-5 T与T触发器4-1-6 常用集成触发器4-1-7 触发器小结4-1 集成触发器4-1-7 触发器小结 基本RS触发器的触发方式： 逻辑电平直接触发；（由输入信号直接控制） 在实际工作中，要求触发器的状态按一定的时间 节拍进行状态更新。 时钟R-S触发器：具有时钟脉冲CP控制的触发器；该触发器状态的 改变与时钟脉冲同步。 时钟触发器的状态更新时刻：受CP输入控制； 触发器更新为何种状态：由触发输入信号决定。触发器逻辑功能的描述： 通常用 功能表、 时序图、 状态表、 特性方程、 状态图表示。触发器的分类： 按逻辑功能不同： RS触发器、D触发器、JK触发器、T触发器和 T触发器等。 按触发方式不同： 电平触发