Xilinx引脚命名方式_第1页
Xilinx引脚命名方式_第2页
Xilinx引脚命名方式_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、IO_LXXY_#用户IO引脚XX代表某个Bank内唯一的一对引脚,Y=PIN代表对上升沿还是下降沿敏感,#代表bank号IO_LXXY_ZZZ_#多功能引脚ZZZ代表在用户IO的基本上添加一个或多个以下功能。Dn:I/O(在readback期间),在selectMAP或者BPI模式下,D15:0配置为数据口。在从SelectMAP读反馈期间,如果RDWR_B=1,则这些引脚变成输出口。配置完成后,这些引脚又作为普通用户引脚。D0_DIN_MISO_MISO1:I,在并口模式(SelectMAP/BPI)下,D0是数据的最低位,在Bit-serial模式下,DIN是信号数据的输入;在SPI模式

2、下,MISO是主输入或者从输出;在SPI*2或者SPI*4模式下,MISO1是SPI总线的第二位。D1_MISO2,D2_MISO3:I,在并口模式下,D1和D2是数据总线的低位;在SPI*4模式下,MISO2和MISO3是SPI总线的MSBsoAn:O,A25:0为BPI模式的地址位。配置完成后,变为用户I/O口。AWAKE:O,电源保存挂起模式的状态输出引脚。SUSPEND是一个专用引脚,AWAKE是一个多功能引脚。除非SUSPEND模式被使能,AWAKE被用作用户I/O。MOSI_CSI_B_MISOO:I/O,在SPI模式下,主输出或者从输入;在SelectMAP模式下,CSI_B是一

3、个低电平有效的片选信号;在SPI*2或者SPI*4的模式下,MISO0是SPI总线的第一位数据。FCS_B:O,BPIflash的片选信号。FOE_B:O,BPIflash的输出使能信号FWE_B:O,BPIflash的写使用信号LDC:O,BPI模式配置期间为低电平HDC:O,BPI模式配置期间为高电平CSO_B:O,在并口模式下,工具链片选信号。在SPI模式下,为SPIflsah片选信号。IRDY1/2,TRDY1/2:O,在PCI设计中,以LogiCOREIP方式使用。DOUT_BUSY:O,在SelectMAP模式下,BUSY表示设备状态;在位串口模式下,DOUT提供配置数据流。RDW

4、R_B_VREF:I,在SelectMAP模式下,这是一个低电平有效的写使能信号;配置完成后,如果需要,RDWR_B可以在BANK2中做为Vref。HSWAPEN:I,在配置之后和配置过程中,低电平使用上拉。INIT_B:双向,开漏,低电平表示配置内存已经被清理;保持低电平,配置被延迟;在配置过程中,低电平表示配置数据错误已经发生;配置完成后,可以用来指示POST_CRC状态。SCPn:I,挂起控制引脚SCP7:0,用于挂起多引脚唤醒特性。CMPMOSI,CMPMISO,CMPCLK:N/A,保留。M0,M1:I,配置模式选择。M0=并口(0)或者串口(1),M1=主机(0)或者从机(1)oC

5、CLK:I/O,配置时钟,主模式下输出,从模式下输入。USERCCLK:I,主模式下,可行用户配置时钟。GCLK:I,这些引脚连接到全局时钟缓存器,在不需要时钟的时候,这些引脚可以作为常规用户引脚。VREF_#:N/A,这些是输入临界电压引脚。当外部的临界电压不必要时,他可以作为普通引脚。当做作bank内参考电压时,所有的VRef都必须被接上。多功能内存控制引脚M#DQn:I/O,bank#内存控制数据线D15:0M#LDQS:I/O,bank#内存控制器低数据选通脚M#LDQSN:I/O,bank#中内存控制器低数据选通NM#UDQS:I/O,bank#内存控制器高数据选通脚M#UDQSN:

6、I/O,bank#内存控制器高数据选通NM#An:O,bank#内存控制器地址线A14:0M#BAn:O,bank#内存控制bank地址BA2:0M#LDM:O,bank#内存控制器低位掩码M#UDM:O,bank#内存控制器高位掩码M#CLK:O,bank#内存控制器时钟M#CLKN:O,bank#内存控制器时钟,低电平有效M#CASN:O,bank#内存控制器低电平有效行地址选通M#RASN:O,bank#内存控制器低电平有效列地址选通M#ODT:O,bank#内存控制器外部内存的终端信号控制M#WE:O,bank#内存控制器写使能M#CKE:O,bank#内存控制器时钟使能M#RESET

7、:O,bank#内存控制器复位专用引脚DONE_2:I/O,DONE是一个可选的带有内部上拉电阻的双向信号。作为输出,这个引脚说明配置过程已经完成;作为输入,配置为低电平可以延迟启动。PROGRAM_B_2:I,低电平异步复位逻辑。这个引脚有一个默认的弱上拉电阻。SUSPEND:I,电源保护挂起模式的高电平有效控制输入引脚。SUSPEND是一个专用引脚,而AWAKE是一个复用引用。必须通过配置选项使能。如果挂起模式没有使用,这个引脚接地。TCK:I,JTAG边界扫描时钟。TDI:I,JTAG边界扫描数据输入。TDO:O,JTAG边界扫描数据输出。TMS:I,JTAG边界扫描模式选择保留引脚NC

8、:N/A,CMPCS_B_2:I,保留,不接或者连VCCO_2其它GND:VBATT:RAM内存备份电源。一旦VCCAUX应用了,VBATT可以不接;如果KEYRAM没有使用,推荐把VBATT接到VCCAUX或者GND,也可以不接。VCCAUX:辅助电路电源引脚VCCINT:内部核心逻辑电源引脚VCCO_#:输出驱动电源引脚VFS:I,(LX45不可用)编程时,keyEFUSE电源供电引脚。当不编程时,这个引脚的电压应该限制在GND到3.45V;当不使用keyEFUSE时,推荐把该引脚连接到VCCAUX或者GND,悬空也可以。RFUSE:I,(LX45不可用)编程时,keyEFUSE接地引脚。当不编程时或者不使用keyEFUSE时,推荐把该引脚连接到VCCAUX或者GND,然而,也可以悬空。7.GTP引脚MGTAVCC:收发器混合信号电路电源引脚MGTAVTTTX,MGTAVTTRX:发送,接收电路电源引脚MGTAVTTRCAL:电阻校正电路电源引脚MGTAVCCPL

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论