数字电子技术及应用_触发器

1、数字电子技术及应用数字电子技术及应用第第5章章 触发器触发器概述概述5.1触发器的逻辑功能触发器的逻辑功能5.2触发器的触发方式触发器的触发方式5.3触发器逻辑功能的描述方法触发器逻辑功能的描述方法4.35.4集成触发器集成触发器4.35.5触发器逻辑功能的转换触发器逻辑功能的转换5.6触发器的动态特性触发器的动态特性5.7RS锁存器锁存器4.35.85.1 5.1 概述概述触发器是一个能存储一位二值信号（触发器是一个能存储一位二值信号（0或或1）的电路单元，是各种）的电路单元，是各种时序逻辑电路的基础，和门电路一样，是数字系统中的基本逻辑时序逻辑电路的基础，和门电路一样，是数字系统中的基本逻

2、辑单元电路。单元电路。 触发器有触发器有1个触发信号输入端（通常称为时钟输入端），个触发信号输入端（通常称为时钟输入端），12个个控制输入端，有时也称激励输入端。有两个互补的输出端。控制输入端，有时也称激励输入端。有两个互补的输出端。 触发器只有在触发信号的作用下，才能根据不同的输入信号状触发器只有在触发信号的作用下，才能根据不同的输入信号状态把输出端置成态把输出端置成1或或0状态。状态。 图5.3.4 主从触发器的逻辑符号 （a） 主从JK触发器的逻辑符号 （b） 主从RS触发器的逻辑符号 CP Q Q 图4.8 主从JK触发器 a） 主从JK触发器的电路结构 （b） 主从JK触发器的逻辑符

3、号 CP Q Q Q Q 5.1.1 触发器的基本特点触发器的基本特点 1具有两个稳定的状态，即具有两个稳定的状态，即“0”态和态和“1”态，可用于表示二进制态，可用于表示二进制数的数的0和和1。 QQQQ通常用通常用 端的逻辑电平来表示触发器所处的状态，即当端的逻辑电平来表示触发器所处的状态，即当 =0（ =1）时，称触发器处于）时，称触发器处于“0”态；当态；当 =1（ =0）时，）时，称触发器处于称触发器处于“1”态。态。 Q2具有触发翻转的特性。即两个稳态在外加输入信号和触发信号具有触发翻转的特性。即两个稳态在外加输入信号和触发信号的作用下可以相互转化。的作用下可以相互转化。 (原态、

4、次态的含义及表示原态、次态的含义及表示)3 3利用不同的输入信号可将触发器设置成任意一个稳态（利用不同的输入信号可将触发器设置成任意一个稳态（1 1或或0 0），），并在输入信号撤销后能保持该稳态不变，即有并在输入信号撤销后能保持该稳态不变，即有“自行保持自行保持”或或“记记忆忆”功能。功能。 5.1.2 触发器的分类触发器的分类按逻辑功能有：按逻辑功能有：RS触发器、触发器、D触发器、触发器、JK触发器、触发器、T触发器和触发器和T 触触发器几种类型。发器几种类型。 按触发方式有：电平触发、脉冲触发和边沿触发按触发方式有：电平触发、脉冲触发和边沿触发3 3种类型。种类型。 5. 2 触发器的

5、逻辑功能触发器的逻辑功能5.2.1 RS触发器触发器0 0 0 00 0 1 10 1 0 00 1 1 01 0 0 11 0 1 11 1 0 1 #1 1 1 1 #1 nnQQRSRS触发器的逻辑功能触发器的逻辑功能5.2.2 JK触发器触发器0 0 0 00 0 1 10 1 0 00 1 1 01 0 0 11 0 1 11 1 0 1 1 1 1 0 1 nnQQKJJK触发器的逻辑功能触发器的逻辑功能保持保持置置0置置0输入端，输入端，高电平有效高电平有效置置1置置1输入端，输入端，高电平有效高电平有效不定状态不定状态正常工作时，应满足约束条件：正常工作时，应满足约束条件：0R

6、S保持保持当当J、K不不同时，次态同时，次态与与J相同相同翻转翻转5.2.3 D触发器触发器5.2.4 T触发器触发器 D Qn+1 0 1 0 1 表5.2.3 D触发器的功能表 T Qn+1 0 1 Qn 表5.2.4 T触发器的功能表 次态与次态与D相同相同T=0，保持，保持T=1，翻转，翻转得到得到T触发器触发器问题：如何用问题：如何用JK触发器构成触发器构成T触发器？触发器？5. 3 触发器的触发方式触发器的触发方式5.3.1 电平触发电平触发所谓电平触发是指只有当触发输入信号（时钟信号）为有效电平（高所谓电平触发是指只有当触发输入信号（时钟信号）为有效电平（高电平或低电平）时，触发

7、器才能接受输入信号，并按照输入信号将触电平或低电平）时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。发器的输出置成相应的状态。例例5.3.1 已知高电平触发的已知高电平触发的RS触发器的输入信号波形如图所示，试画触发器的输入信号波形如图所示，试画出出Q、 端的波形图。设触发器的初始状态为端的波形图。设触发器的初始状态为0。QQQ01解：解：例例5.3.2 已知高电平触发的已知高电平触发的D触发器的输入信号波形如图所示，试画出触发器的输入信号波形如图所示，试画出Q、 端的波形图。设触发器的初始状态为端的波形图。设触发器的初始状态为0。QQQ01解：解：如果在如果在CP=1

8、期间输入端期间输入端R、S或或D的状态发生多次变的状态发生多次变化，那么触发器的输出状化，那么触发器的输出状态也将发生多次翻转。通态也将发生多次翻转。通常将这种在一个时钟周期常将这种在一个时钟周期内，触发器的输出状态发内，触发器的输出状态发生两次或两次以上变化的生两次或两次以上变化的现象叫做现象叫做空翻空翻。 5.3.2 脉冲触发脉冲触发脉冲触发方式是通过在触发器的内部电路结构上采用了一种主从结构实脉冲触发方式是通过在触发器的内部电路结构上采用了一种主从结构实现的。电路内部有两个完全相同的触发器，一个称为主触发器，一个称现的。电路内部有两个完全相同的触发器，一个称为主触发器，一个称为从触发器，

9、这两个触发器都是电平触发方式。具有主从结构的触发器为从触发器，这两个触发器都是电平触发方式。具有主从结构的触发器是脉冲触发方式，有些书上也把这种触发方式称为主从触发方式。脉冲是脉冲触发方式，有些书上也把这种触发方式称为主从触发方式。脉冲触发方式具有如下动作特点：触发方式具有如下动作特点：（1）在）在CP=l期间，主触发器开启，接受输入端信号（期间，主触发器开启，接受输入端信号（R、S或或J、K），），根据输入信号决定其输出状态，而从触发器被封锁，保持原来的状态不根据输入信号决定其输出状态，而从触发器被封锁，保持原来的状态不变。变。 （2）当）当CP由高电平变为低电平（下降沿到来）时，主触发器被

10、封锁，由高电平变为低电平（下降沿到来）时，主触发器被封锁，此后无论输入信号如何改变，在此后无论输入信号如何改变，在CP=0的全部时间里主触发器的状态不的全部时间里主触发器的状态不再改变。与此同时，从触发器被打开，从触发器把刚才主触发器的输再改变。与此同时，从触发器被打开，从触发器把刚才主触发器的输出状态送到从触发器的输出端（从触发器向主触发器看齐）。出状态送到从触发器的输出端（从触发器向主触发器看齐）。 图5.3.4 主从触发器的逻辑符号 （a） 主从JK触发器的逻辑符号 （b） 主从RS触发器的逻辑符号 CP Q Q 图4.8 主从JK触发器 a） 主从JK触发器的电路结构 （b） 主从JK

11、触发器的逻辑符号 CP Q Q Q Q 例例5.3.3 试画出脉冲触发试画出脉冲触发RS触发器输出端的电压波形。时钟信号和输触发器输出端的电压波形。时钟信号和输入信号波形如图所示。设触发器的初始状态为入信号波形如图所示。设触发器的初始状态为0。 QQ01例例5.3.4 试画出图示脉冲触发试画出图示脉冲触发JK触发器输出端的电压波形。时钟信号触发器输出端的电压波形。时钟信号和输入信号波形如图所示。设触发器的初始状态为和输入信号波形如图所示。设触发器的初始状态为0。 图5.3.4 主从触发器的逻辑符号 （a） 主从JK触发器的逻辑符号 （b） 主从RS触发器的逻辑符号 CP Q Q 图4.8 主从

12、JK触发器 a） 主从JK触发器的电路结构 （b） 主从JK触发器的逻辑符号 CP Q Q Q Q 解：解：QQ015.3.3 边沿触发边沿触发边沿触发器的输出状态（次态）仅仅取决于时钟信号的上升沿或下降边沿触发器的输出状态（次态）仅仅取决于时钟信号的上升沿或下降沿到达时输入信号的状态，在此以前或以后输入信号的变化对触发器沿到达时输入信号的状态，在此以前或以后输入信号的变化对触发器的输出状态没有影响（这是由边沿触发器的内部电路结构决定的）。的输出状态没有影响（这是由边沿触发器的内部电路结构决定的）。 图 5.3.7 边沿 D 触发器和边沿 JK 触发器的逻辑符号 （a）D触发器 （b）JK触发

13、器 例例5.3.5 试画出上升沿触发试画出上升沿触发D触发器输出端的电压波形。时钟信号和输触发器输出端的电压波形。时钟信号和输入信号波形如图所示。设触发器的初始状态为入信号波形如图所示。设触发器的初始状态为0。 QQ01例例5.3.6 试画出上升沿触发试画出上升沿触发JK触发器输出端的电压波形。时钟信号和触发器输出端的电压波形。时钟信号和输入信号波形如图所示。设触发器的初始状态为输入信号波形如图所示。设触发器的初始状态为0。 解：解：QQ015. 4 触发器逻辑功能的描述方法触发器逻辑功能的描述方法1. 特性表特性表 所谓特性表，是指用来描述触发器的次态与原态和输入信号之间所谓特性表，是指用来

14、描述触发器的次态与原态和输入信号之间功能关系的表格，有时也称为次态真值表或状态转换表。功能关系的表格，有时也称为次态真值表或状态转换表。 5.4.1 RS触发器触发器0 0 0 00 0 1 10 1 0 00 1 1 01 0 0 11 0 1 11 1 0 1 #1 1 1 1 #1 nnQQRSRS触发器的特性表触发器的特性表2. 特性方程特性方程 触发器的特性方程是反映触发器的次态与原态和输入信号之间触发器的特性方程是反映触发器的次态与原态和输入信号之间功能关系的逻辑表达式，所以也叫次态方程。功能关系的逻辑表达式，所以也叫次态方程。nnQRSQ 10 RS（约束条件）（约束条件）10Q

15、1011SR01101000Qn+11n03. 激励表激励表 所谓激励表，是指以触发器的原态和次态作为输入逻辑变量，所谓激励表，是指以触发器的原态和次态作为输入逻辑变量，而以输入信号作为逻辑函数所得到的一种真值表而以输入信号作为逻辑函数所得到的一种真值表 。0 00 11 01 10 1 00 1 0S RQn Qn+1 RS触发器的激励表触发器的激励表 4. 状态转换图状态转换图 5. 时序图时序图 （波形图）（波形图）01S0RS=1R=0S=0R=1SR01. 特性表特性表 5.4.2 JK触发器触发器 J K Qn+1 0 0 0 1 1 0 1 1 Qn 0 1 表5.2.2 JK触

16、发器的功能表 2. 特性方程特性方程 nnnQKQJQ 1110100J00111Kn0100QQn+11013. 激励表激励表 4. 状态转换图状态转换图 0 00 11 01 1Qn Qn+10 1 1 0J K JK触发器的激励表触发器的激励表 1. 特性表特性表 5.4.3 D触发器触发器 D Qn Qn+1 0 0 0 1 1 0 1 1 0 0 1 1 表5.4.6 D触发器的特性表 D Qn+1 0 1 0 1 表5.2.3 D触发器的功能表 2. 特性方程特性方程 DQn13. 激励表激励表 4. 状态转换图状态转换图 Qn Qn + 1 D 0 0 0 1 1 0 1 1 0

17、 1 0 1 表 5 . 4 . 7 D 触 发 器 的 激 励 表 图 5.4.4 D 触发器的状态转换图 1. 特性表特性表 5.4.4 T触发器触发器2. 特性方程特性方程 1nQQTn101011110000T触发器的特性表触发器的特性表T触发器的功能表触发器的功能表 1 0nQnQ1nQTnnQTQ1nnQTQT3. 激励表激励表 4. 状态转换图状态转换图 图 5.4.5 T 触发器的状态转换图 TQQnn1101011110000T触发器的激励表触发器的激励表5.5 5.5 集成触发器集成触发器5.5.1集成集成JK触发器触发器序序号号型号型号触发器触发器个数个数触发方式触发方式

18、J JK K时钟时钟置置1 1端端置置0 0端端1 12 23 34 45 56 67 78 89 97472747274737473747874787410274102741077410774109741097411274112741137411374114741141 12 22 21 12 22 22 22 22 2脉冲脉冲脉冲脉冲脉冲脉冲下降沿下降沿下降沿下降沿上升沿上升沿下降沿下降沿下降沿下降沿下降沿下降沿J J1 1J J2 2J J3 3J JJ JJ J1 1J J2 2J J3 3J JJ JJ JJ JJ JK K1 1K K2 2K K3 3K KK KK K1 1K K

19、2 2K K3 3K KK KK KK KK K独立独立独立独立公共公共独立独立独立独立独立独立独立独立独立独立公共公共独立独立无无独立独立独立独立无无独立独立独立独立独立独立独立独立独立独立独立独立独立独立独立独立独立独立独立独立独立独立无无独立独立常用集成常用集成JK触发器触发器 图5.5.1主从JK触发器7472的逻辑符号 5.5.2 集成集成D触发器触发器常用集成常用集成D触发器触发器 序序号号型号型号触发器触发器个数个数触发触发方式方式时钟时钟置置1 1端端置置0 0端端1 12 23 34 45 56 6747474747417474174741757417574273742737

20、457574575CD4013CD40132 26 64 48 88 82 2上升沿上升沿上升沿上升沿上升沿上升沿上升沿上升沿上升沿上升沿上升沿上升沿独立独立公共公共公共公共公共公共公共公共独立独立独立、低电平有效独立、低电平有效无无无无无无无无独立、高电平有效独立、高电平有效独立、低电平有效独立、低电平有效公共、低电平有效公共、低电平有效公共、低电平有效公共、低电平有效公共、低电平有效公共、低电平有效公共、低电平有效公共、低电平有效独立、高电平有效独立、高电平有效 （a）逻辑符号 （b）输出波形 图5.5.2 集成D触发器7474的逻辑符号和输出波形 （a）逻辑符号 （b）输出波形 图 5.

21、5.2 集成 D 触发器 7474 的逻辑符号和输出波形 集成集成D触发器触发器7474Q05.6 触发器逻辑功能的转换触发器逻辑功能的转换例例5.6.1 试用试用D触发器构成触发器构成JK触发器。触发器。 解：解：D触发器和触发器和JK触发器的特性方程分别为：触发器的特性方程分别为： DQn1nnnQKQJQ1nnQKQJD令：解：解：D触发器和触发器和T触发器的特性方程分别为：触发器的特性方程分别为： DQn1nnnnQTQTQTQ1nQTD令：例例5.6.2 试用试用D触发器构成触发器构成T触发器和触发器和 触发器触发器 。 T 触发器触发器 : TnnQQ1例例5.6.3 试用试用JK

22、触发器构成触发器构成D触发器。触发器。 解：解：JK触发器和触发器和D触发器的特性方程分别为：触发器的特性方程分别为： nnnQKQJQ1DQn1）（nnQQDnnDQQDDJ DK 比较以上两式，得：比较以上两式，得： 5.7 触发器触发器的动态特性的动态特性 D Q tset tH tWHmin tPLH CP tPHL tWLmin Q tPHL tPLH 图5.7.1 触发器的建立时间与保持时间波形示意图 1. 建立时间建立时间sett为使触发器按预计状态为使触发器按预计状态翻转，要求输入信号在翻转，要求输入信号在时钟脉冲有效边沿到来时钟脉冲有效边沿到来之前提前一段时间建立之前提前一段

23、时间建立起来，这段提前时间称起来，这段提前时间称为建立时间。为建立时间。 2. 保持时间保持时间Ht在时钟触发沿到达后，在时钟触发沿到达后，为保证触发器正确翻转为保证触发器正确翻转，要求控制输入信号不，要求控制输入信号不是立即撤除，而是再保是立即撤除，而是再保持一段时间，这段时间持一段时间，这段时间称为保持时间。称为保持时间。 3. 传输延迟时间传输延迟时间从时钟脉冲触发边沿算起，到触发从时钟脉冲触发边沿算起，到触发器建立起新状态的这段时间，称为器建立起新状态的这段时间，称为触发器的传输延迟时间。触发器的传输延迟时间。 D Q tset tH tW H min tPL H CP tPHL tW L min Q tPH L tPL H 图 5.7.1 触发器的建立时间与保持时间波形示意图 tPLH从时钟触发沿开始到从时钟触发沿开始到触发器输出端由低电平转变为高触发器输出端由低电平转变为高电平的传输延迟时间。电平的传输延迟时间。 t