数字逻辑与数字系统5-2

1、数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院主讲：余庆春主讲：余庆春Email：fishhead_数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院本章内容本章内容第五章第五章 触发器触发器（1）具有记忆功能的逻辑部件）具有记忆功能的逻辑部件触发器的特点触发器的特点（2）基本）基本RS触发器工作原理触发器工作原理（3）各种触发器的符号、逻辑功能及描述）各种触发器的符号、逻辑功能及描述（4） 边沿边沿D触发器和触发器和JK触发器的特性方程和使触发器的特性方程和使用方法用方法数字逻辑与数字系统

2、数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院第五章第五章 触发器触发器5.3 触发器的触发方式触发器的触发方式1. 电平触发方式电平触发方式v 指时钟脉冲信号控制触发器工作的方式；指时钟脉冲信号控制触发器工作的方式；v 触发器数据的输入和状态的转换都发生在时钟触发器数据的输入和状态的转换都发生在时钟CP=1期间，即期间，即CP=1有效。有效。基本基本RS、D、JK、T触发器的触发器的触发方式均为触发方式均为为为电电平触发式平触发式 电平触发器的共同缺点是存在电平触发器的共同缺点是存在空翻空翻 数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程

3、学院湖南科技大学计算机科学与工程学院5.3 触发器的触发方式触发器的触发方式第五章第五章 触发器触发器2. 脉冲触发方式脉冲触发方式Q Q&SRCP&1G1G2G3G4G7G6G5G7QmQm主触发器主触发器从触发器从触发器1S1RQQ1S1RQmQm1RSCPCP逻辑图逻辑图1SC11RQQ逻辑符号逻辑符号数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院5.3 触发器的触发方式触发器的触发方式第五章第五章 触发器触发器2. 脉冲触发方式脉冲触发方式Q Q&SRCP&1G1G2G3G4G7G6G5G7QmQm主

4、触发器主触发器从触发器从触发器 由由两个两个同步同步RS触发器触发器组成主从组成主从RS触发器。触发器。 主触发器接收信号，主触发器接收信号，其状态直接由输入信号其状态直接由输入信号决定，决定， 从触发器的输入与主从触发器的输入与主触发器的输出相连，其触发器的输出相连，其状态由主触发器的状态状态由主触发器的状态决定。从触发器的输出决定。从触发器的输出状态为主从触发器的状状态为主从触发器的状态。态。数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院5.3 触发器的触发方式触发器的触发方式第五章第五章 触发器触发器2. 脉冲触发方式脉冲触发方式Q

5、Q&SRCP&1G1G2G3G4G7G6G5G7QmQm主触发器主触发器从触发器从触发器（1）主触发器由）主触发器由CP控制，从触控制，从触发器由发器由CP控制控制 （2）CP=1：主触发器工作，钟主触发器工作，钟控控RSQm 、 Qm CP=0：从触发器禁止状态从触发器禁止状态（不工作），（不工作），Q 、Q保持原状态保持原状态 （3）CP由由10，主触发器禁止，主触发器禁止状态，状态，Qm 、 Qm 保持原状态保持原状态 CP由由01，从触发器工作，从触发器工作，钟控钟控Qm、Qm Q 、Q 在在CP的一个周期内，的一个周期内，CP=1期间接收信号，期间接收信号，CP由由1

6、0（下降沿）翻转（下降沿）翻转（Q状态可改变），且状态可改变），且Q与与Q只能翻转一次，只能翻转一次，克服发空翻现象克服发空翻现象。 v 电路特点电路特点 R R S S 起起 作作 用用 主主 触触 发发 器器 接接 收收 信信 号号 从从 触触 发发 器器 翻翻 转转 C C P P 1 1 个个 C C P P （1）当当CP=0时时，CP=1。在。在CP=0期间，期间，RS触发器的输出状态始终触发器的输出状态始终不会变，即不会变，即Qn+1=Qn。 （2）当当CP由由0跳变到跳变到1之后，之后，即即CP=1，CP=0。主触发器被主触发器被打开接收打开接收R、S信号，使信号，使Qm和和Q

7、m获得一个新状态。但从获得一个新状态。但从触发器被封锁，所以触发器被封锁，所以输出端输出端Q、Q保持原来状态不变保持原来状态不变。 （3）当当CP由由1下降为下降为0时，时，CP变为变为0，CP变为变为1，这时，这时主触发器被封锁，从触发器打开，接收在主触发器被封锁，从触发器打开，接收在CP=1时，主时，主触发器存储的信号，使触发器存储的信号，使从触发器的输出状态变化从触发器的输出状态变化。 Q Q&SRCP&1G1G2G3G4G7G6G5G7QmQm主触发器主触发器从触发器从触发器v 工作原理工作原理数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技

8、大学计算机科学与工程学院 C CP P R R S S Q Qn n Q Qn n+ +1 1 说说 明明 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 保保 持持 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 置置1 1 （同同S S） 1 1 0 0 1 1 0 0 0 0 1 1 0 0 0 0 置置0 0 （同同S S） 1 1 1 1 1 1 1 1 0 0 1 1 不不允允许许 显然：从特征表中可知，显然：从特征表中可知，与钟控与钟控RS触发器相同。触发器相同。但注意：钟控但注意：钟控RS为为CP=1间间有效，有效，主从主从RS为为CP=10有效

9、有效 主从主从RS触发器的特性方程为触发器的特性方程为 nnQRSQ1（约束条件）（约束条件） 0RS(CP下降沿有效下降沿有效) v 特性表与特征方程特性表与特征方程显然：主从显然：主从R-S触发器输出状态的改触发器输出状态的改变，发生在变，发生在CP的负向跳变时刻，即的负向跳变时刻，即CP时钟的下降沿（时钟的下降沿（CP=10）。）。 CPSRQQS R Qn+10 00 11 01 1不变不变0（同（同S）1（同（同S）不定不定主从主从RS触发器状态转换图同钟控触发器状态转换图同钟控RS触发器触发器 初始状态为初始状态为Q=0 v 波形图波形图数字逻辑与数字系统数字逻辑与数字系统湖南科技

10、大学计算机科学与工程学院湖南科技大学计算机科学与工程学院注：主从注：主从RS触发器克服了同步触发器克服了同步RS触发器在触发器在CP1期间多次翻转期间多次翻转的问题，但在的问题，但在CLK1期间，主触发器的输出仍会随输入的变化期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守而变化，且仍存在不定态，输入信号仍遵守SR0. 为了使主从为了使主从SR触发器在触发器在SR1时也有确定的状态，时也有确定的状态，则将输出端则将输出端 Q 和和 Q 反馈到输入端，这种触发器称为反馈到输入端，这种触发器称为JK触发器（简称触发器（简称JK触发器）。实际上这对反馈线通常在触发器）。实际

11、上这对反馈线通常在制造集成电路时内部已接好。制造集成电路时内部已接好。2. 脉冲触发方式脉冲触发方式数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院5.3 触发器的触发方式触发器的触发方式第五章第五章 触发器触发器2. 脉冲触发方式脉冲触发方式Q Q&JKCP&1G1G2G3G4G7G6G5G7QmQm主触发器主触发器从触发器从触发器1JC11KQQ逻辑符号逻辑符号0101CP011RS CIF从从QQQQKQRQJS R CIF主主QJKQS10F主主封锁封锁0CP01CP0101RS CIF从从QQQQR CIF主主QJK

12、QSCP01010设触发器原设触发器原态为态为“1”态态为为“？”状状态态J=1, K=1时，每来时，每来一个时钟脉冲，状一个时钟脉冲，状态翻转一次，态翻转一次，即具即具有计数功能。有计数功能。(1)J=1, K=11RS CIF从从QQQQR CIF主主QJKQS11 1001010(1)J=1, K=1 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态11 011 0101001011RS CIF从从QQQQR CIF主主QJKQSCP01CP010(2)J=0，K=1 设触发器原设触发器原态为态为“1”态态翻转为翻转为“0”态态01 100101011001设触发器原设触发器

13、原态为态为“0”态态为为“？”态态1RS CIF从从QQQQR CIF主主QJKQS01CP010(2)J=0，K=1 设触发器原设触发器原态为态为“1”态态翻转为翻转为“0”态态01 100101011001设触发器原设触发器原态为态为“0”态态为为“？”态态1RS CIF从从QQQQR CIF主主QJKQS01CP010(3)J=1，K=0 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态10 011 010100101设触发器原设触发器原态为态为“1”态态为为“？”态态1RS CIF从从QQQQR CIF主主QJKQSCP010(4)J=0，K=0 设触发器原设触发器原态为态

14、为“0”态态保持原态保持原态00 0100011RS CIF从从QQQQR CIF主主QJKQSCPQJS KQR CP高电平时高电平时F主主状态状态由由S、R 决定，决定，F从从状态不变。状态不变。CP下降沿下降沿( )触发触发器翻转器翻转（ F从从状态与状态与F主主状态一致）。状态一致）。1RS CIF从从QQQQR CIF主主QJKQSQn10 0 1 1 1 0 0Qn 0 10 1 0 1 0 1 0 1 ()CJKQ例：例：画出画出JK 触发器输出波形触发器输出波形QJ K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn数字逻辑与数字系统数字逻辑与数字系统湖南科技大学

15、计算机科学与工程学院湖南科技大学计算机科学与工程学院2. 脉冲触发方式脉冲触发方式数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院2. 脉冲触发方式脉冲触发方式例：已知主从例：已知主从JK触发器的输入触发器的输入及时钟波形如图所示，试画出及时钟波形如图所示，试画出输出端输出端Q和和Q 波形波形解：其输出波形如右图解：其输出波形如右图11011100010一次变一次变化问题化问题数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院5.3 触发器的触发方式触发器的触发方式第五章第五章 触发器触发器3

16、. 边沿触发方式边沿触发方式 由于由于JK触发器存在触发器存在一次变化一次变化问题，所以抗干扰问题，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发能力差。为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于器的次态（新态）仅决定于CP的下降沿（或上升沿）的下降沿（或上升沿）到达时刻的输入信号的状态，与到达时刻的输入信号的状态，与CP的其它时刻的信的其它时刻的信号无关。这样出现了各种号无关。这样出现了各种边沿触发器边沿触发器。数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院5.3 触发器的触发方式触发器的触发方式第五章第五章 触

17、发器触发器3. 边沿触发方式边沿触发方式 边沿触发器是利用时钟脉冲的有效边沿（上升沿或下降沿）边沿触发器是利用时钟脉冲的有效边沿（上升沿或下降沿）将输入的变化反映在输出端，而在将输入的变化反映在输出端，而在CPCP=0=0及及CPCP=1=1不接收信号。不接收信号。 边沿触发器边沿触发器CPCP脉冲上升沿或下降沿进行触发。脉冲上升沿或下降沿进行触发。 正边沿触发器正边沿触发器CPCP脉冲上升沿触发。脉冲上升沿触发。 负边沿触发器负边沿触发器CPCP脉冲下降沿触发。脉冲下降沿触发。 边沿触发方式，可提高触发器工作的可靠性，增强抗干扰能力。边沿触发方式，可提高触发器工作的可靠性，增强抗干扰能力。

18、011101100101G5G6G2G1011110001011边沿触发边沿触发D触发器又叫做维持阻塞型触发器又叫做维持阻塞型D触发器触发器数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院CDQ逻辑符号逻辑符号波形图波形图维持维持-阻塞阻塞D触发器的逻辑功触发器的逻辑功能与同步能与同步D触发器的功能相触发器的功能相同，因此，特性表和真值表同，因此，特性表和真值表也相同。区别在于维持也相同。区别在于维持-阻阻塞塞D触发器只有在触发器只有在CP上升沿上升沿到达时刻才有效到达时刻才有效数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程

19、学院湖南科技大学计算机科学与工程学院异步端与多输入端异步端与多输入端5.4 触发器中其余端的处理触发器中其余端的处理异步端异步端异步端异步端多输入端多输入端逻辑符号逻辑符号数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院各组成部分的功能各组成部分的功能输入端输入端D, 为异步为异步置位端，置位端， 为异步为异步复位端。作用是人为复位端。作用是人为地置地置1或置或置0，连线，连线1，2，3，4分别称为置分别称为置0维持线，阻塞置维持线，阻塞置1线，线，置置1维持线和阻塞置维持线和阻塞置0线。线。 DSDR异步端与多输入端异步端与多输入端数字逻辑

20、与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院SD=RD=1，D=0，CP=0时，时，G3、G4、G6输出输出1，G5输出输出0， ，Q保持不变。保持不变。1 RSSD=RD=1，D=0，CP=1时，时，G4输出为输出为0， ，G6不变，不变，G3，G5组成的基本组成的基本RS触发器触发器输入全为输入全为1，输出保持不，输出保持不变，变， 。G1、G2组成的组成的RS触发器置触发器置0。0R1SD=0时时 维持阻塞维持阻塞D触发器工作原理触发器工作原理异步端与多输入端异步端与多输入端数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学

21、院湖南科技大学计算机科学与工程学院SD=RD=1，D=1，CP=0时，时，G3、G4输出输出1，G6输出输出0，G5输出输出1。SD=RD=1，D=1，CP=1时，时，G3输出输出0，Q置置1。 线线1、2的作用保证的作用保证D=0时，在时，在CP上升沿瞬间使触发上升沿瞬间使触发器置器置0。线。线3、4的作用保证的作用保证D=1时，在时，在CP上升沿瞬间使上升沿瞬间使触发器置触发器置1。这样的触发器。这样的触发器具有抗干扰能力、工作稳定具有抗干扰能力、工作稳定可靠。可靠。D=1时时异步端与多输入端异步端与多输入端数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计

22、算机科学与工程学院例例 已知维持阻塞边沿已知维持阻塞边沿D触发器输入触发器输入CP和和D信号的波形（已信号的波形（已知知 ），如图所示，试画出输出端），如图所示，试画出输出端Q和和 的波形。的波形。1DDSRQ异步端与多输入端异步端与多输入端数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院1. 触发器的脉冲工作特性触发器的脉冲工作特性 触发器的脉冲工作特性是指：触发器的脉冲工作特性是指：触发器对时钟触发器对时钟脉冲、输入信号之间的时间关系的要求。脉冲、输入信号之间的时间关系的要求。5.5 触发器的脉冲工作特性及主要参数触发器的脉冲工作特性及主

23、要参数1） 建立时间建立时间 tset从输入信号稳定到从输入信号稳定到CP有效沿出现之间必要的时间间隔有效沿出现之间必要的时间间隔 2） 保持时间保持时间 tkeep从从CP有效沿出现到触发器输出达稳定所需要的时间间隔有效沿出现到触发器输出达稳定所需要的时间间隔 3） CP脉冲宽度脉冲宽度 tWCP高电平宽度高电平宽度 tCPH CP低电平宽度低电平宽度 tCPL脉冲周期脉冲周期T= tCPH+ tCPL Ttset+tkeep数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院 触发器的应用非常广泛，是时序逻辑电路重触发器的应用非常广泛，是时序

24、逻辑电路重要的组成部分，其典型应用将在下一章中作较详要的组成部分，其典型应用将在下一章中作较详细的介绍。这里先举一例，使读者体会触发器的细的介绍。这里先举一例，使读者体会触发器的“记忆记忆”作用作用。触发器触发器“记忆记忆”功能的举例功能的举例例例：设计一个：设计一个3 3人抢答电路。人抢答电路。3 3人人A A、B B、C C各控制一个各控制一个按键开关按键开关K KA A、K KB B、K KC C和一个发光二极管和一个发光二极管DADA、DBDB、DCDC。谁先按下开关，谁的发光二极管亮，同时使其他人的谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。抢答信号无效。数字逻辑与数

25、字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院触发器触发器“记忆记忆”功能的举例功能的举例ARBRCR+Vcc+5VKAKBKCDADBDC330330330GAGBGCOAOBOC&VVV 1. 1. 用门电路组用门电路组成的基本电路成的基本电路 开始抢答前，三按键开关开始抢答前，三按键开关KAKA、KBKB、KCKC均不按下，均不按下，A A、B B、C C三信号都为三信号都为0 0，G GA A、G GB B、G GC C门的输出都为门的输出都为1 1，三，三个发光二极管均不亮。个发光二极管均不亮。 数字逻辑与数字系统数字逻辑与数字系统湖

26、南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院触发器触发器“记忆记忆”功能的举例功能的举例ARBRCR+Vcc+5VKAKBKCDADBDC330330330GAGBGCOAOBOC&VVV 开始抢答后，如开始抢答后，如K KA A第一个被按下，则第一个被按下，则A=1A=1，G GA A门的门的输出变为输出变为V VOAOA=0=0，点亮发光二极管，点亮发光二极管D DA A，同时，同时，V VOAOA的的0 0信号信号封锁封锁了了G GB B、G GC C门，门，K KB B、K KC C再按下再按下无效无效。 讨论讨论：该电：该电路有缺陷吗？路有缺陷吗？触发器触发

27、器“记忆记忆”功能的举例功能的举例 开始抢答前，先按一下复位键开始抢答前，先按一下复位键K KR R，即，即3 3个触发器的个触发器的R R信号都为信号都为0 0，使，使Q QA A、Q QB B、Q QC C均置均置0 0，三个发光二极管均不亮。开始抢答后，三个发光二极管均不亮。开始抢答后，如如K KA A第一个被按下，则第一个被按下，则FFAFFA的的S=0S=0，使，使QAQA置置1 1，G GA A门的输出变为门的输出变为V VOAOA=0=0，点亮发光二极管，点亮发光二极管D DA A，同时，同时，V VOAOA的的0 0信号封锁了信号封锁了G GB B、G GC C门，门，K KB

28、 B、K KC C再按下无效。再按下无效。2.2.用基本用基本RSRS触发触发器组成的电路器组成的电路RKRQRQRQ+VccDADBDC330330330GAGBGCOAOBOC&KARSKBRSKCRSRRR+5VBCAFFAFFBFFCVVVQQQ其中其中K KR R为复位键，为复位键，由裁判控制。由裁判控制。 该电路与门电路功能一样，但由于使用了触发器，按键开关该电路与门电路功能一样，但由于使用了触发器，按键开关只要按一下，触发器就能记住这个信号。如只要按一下，触发器就能记住这个信号。如K KA A第一个被按下，则第一个被按下，则FFAFFA的的S=0S=0，使，使Q QA A

29、置置1 1，然后松开，然后松开K KA A，此时，此时FFAFFA的的S=R=1S=R=1，触发器保持，触发器保持原状态，保持着刚才的原状态，保持着刚才的Q QA A=1=1，直到裁判重新按下，直到裁判重新按下K KR R键，新一轮抢键，新一轮抢答开始。这就是触发器的答开始。这就是触发器的“记忆记忆”作用。作用。数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院触发器的选择和使用触发器的选择和使用l 各种触发器具有不同的逻辑功能，即使功能相同，不各种触发器具有不同的逻辑功能，即使功能相同，不同系列的触发器在结构、性能等方面也有差异，在使用中同系

30、列的触发器在结构、性能等方面也有差异，在使用中注意处理好一些实际问题，综述如下：注意处理好一些实际问题，综述如下：l 基本基本RS触发器及其性质是触发器电路的基础。同步触发器及其性质是触发器电路的基础。同步RS触发器，在基本触发器，在基本RS触发器的基础上加入时钟脉冲，缺点是触发器的基础上加入时钟脉冲，缺点是有空翻现象。实用的集成时钟触发器分为主从型、边沿型有空翻现象。实用的集成时钟触发器分为主从型、边沿型和主从边沿型。和主从边沿型。l 同步触发器有空翻现象，只能用在脉冲高或低有效电同步触发器有空翻现象，只能用在脉冲高或低有效电平作用期间输入信号不变的场合。平作用期间输入信号不变的场合。数字逻

31、辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院l 边沿触发方式分上升、下降沿触发，无空翻，抗干扰能边沿触发方式分上升、下降沿触发，无空翻，抗干扰能力强，但使用这种触发器时，对时钟脉冲的边沿要求严格。力强，但使用这种触发器时，对时钟脉冲的边沿要求严格。时间不能长，防止电路无法正常工作。时间不能长，防止电路无法正常工作。l 主从触发器也无空翻，但采取双拍工作方式，主触发器主从触发器也无空翻，但采取双拍工作方式，主触发器可能误动作，抗干扰能力依然较弱，可能误动作，抗干扰能力依然较弱，l 由于电路实际上存在延迟时间，所以由于电路实际上存在延迟时间，所以

32、，时钟输入和信号，时钟输入和信号输入在作用时间上应当很好配合，否则就不能可靠地工作。输入在作用时间上应当很好配合，否则就不能可靠地工作。要求信号输入在要求信号输入在CP 有效作用沿前、后各有一段时间保持不变。有效作用沿前、后各有一段时间保持不变。l 在选用时根据需要从速度、功耗、功能、触发方式等方在选用时根据需要从速度、功耗、功能、触发方式等方面考虑。面考虑。l 设置直接置设置直接置0、置、置1为使用触发器提供了方便。为使用触发器提供了方便。触发器的选择和使用触发器的选择和使用数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院 本章小结本章小结触发器构成数字系统的基本逻辑单元，具有触发器构成数字系统的基本逻辑单元，具有记忆功能，用于构成时序逻辑电路。记忆功能，用于构成时序逻辑电路。触发器有两个基本特性：触发器有两个基本特性：有两个稳定状态；有两个稳定状态；在外信号作用下，两个稳定状态可相互转换，没在外信号作用下，两个稳定状态可相互转换，没有外信号作用时保持原状态不变。因此，触发器有外信号作用时保持原状态