数电 第五章触发器

1、触发器的电路结构与动作特点触发器的电路结构与动作特点触发器逻辑功能及其描述方法触发器逻辑功能及其描述方法教学内容教学内容第第 五章五章 触触 发发 器器教学要求教学要求一一. .重点掌握的内容：重点掌握的内容：1.1.触发器的特点，现态和次态的概念。触发器逻辑功能的表示方法。触发器的特点，现态和次态的概念。触发器逻辑功能的表示方法。2.2.触发器的结构形式及其动作特点。触发器的结构形式及其动作特点。3.3.触发器在逻辑功能上的类型及各自的功能特点和逻辑功能表示形式。触发器在逻辑功能上的类型及各自的功能特点和逻辑功能表示形式。二二. .一般掌握的内容：一般掌握的内容：1.1.触发器的电路结构形式

2、和逻辑功能的关系。触发器的电路结构形式和逻辑功能的关系。2.2.常用集成电路触发器逻辑符号、功能特点及异步置位、复位端的作用。常用集成电路触发器逻辑符号、功能特点及异步置位、复位端的作用。 在数字系统中，除了广泛使用逻辑门部件输出信号，还常常在数字系统中，除了广泛使用逻辑门部件输出信号，还常常需要记忆和保存这些二进制数码信息，这就要用到另一个数字逻需要记忆和保存这些二进制数码信息，这就要用到另一个数字逻辑部件：触发器。辑部件：触发器。 数字电路中，将能够存储一位二进制信息的逻辑电路称为触数字电路中，将能够存储一位二进制信息的逻辑电路称为触发器（发器（F Fliplip-F-Floplop）。它

3、是构成时序逻辑电路的基本单元）。它是构成时序逻辑电路的基本单元。 5.1 5.1 概述概述一、触发器一、触发器特点：特点：（）有两个稳定的状态：（）有两个稳定的状态：0和和1。 （）（）在适当输入信号作用下，可从一种状态翻转到另一种在适当输入信号作用下，可从一种状态翻转到另一种 状态；状态； 在输入信号取消后，能将获得的新状态保存下来。在输入信号取消后，能将获得的新状态保存下来。二、触发器的现态、次态和二、触发器的现态、次态和时序的概念时序的概念现态：输入信号作用的现态：输入信号作用的t 时刻，触发器所处的状态，用表示时刻，触发器所处的状态，用表示 。次态：次态： t 时刻输入信号作用后，触发

4、器获得的新状态，用时刻输入信号作用后，触发器获得的新状态，用* 表示。表示。时序：在输入信号作用下，触发器状态更新和演化过程的时间序列。时序：在输入信号作用下，触发器状态更新和演化过程的时间序列。三、触发器逻辑功能描述方法三、触发器逻辑功能描述方法逻辑电路实现触发器逻辑功能的电路。逻辑电路实现触发器逻辑功能的电路。特性表又称功能表，用来反映触发器输出状态的变化规律。特性表又称功能表，用来反映触发器输出状态的变化规律。状态转换图反映触发器状态转换图反映触发器“0”和和“1”两种状态之间转换及条件两种状态之间转换及条件的图形。的图形。时序图又称输出状态演化时序波形图，类似组合逻辑电路的时序图又称输

5、出状态演化时序波形图，类似组合逻辑电路的波形图。波形图。四、触发器分类四、触发器分类按结构按结构可分为可分为SR锁存器锁存器边沿触发触发器边沿触发触发器电平触发的触发器电平触发的触发器脉冲触发的触发器脉冲触发的触发器按逻辑功能按逻辑功能可分为可分为SR触发器触发器 JK触发器触发器 D触发器触发器 T和和T触发器触发器 特性方程又称状态方程，反映触发器输出状态变化的函数式。特性方程又称状态方程，反映触发器输出状态变化的函数式。5.2 SR锁存器锁存器1.或非门构成或非门构成（基本（基本RS触发器）触发器）0000111100 SD Set直接置位端直接置位端 (置置1端）端）RD Reset直

6、接复位端直接复位端 (置置0端）端）或非门组成的基本或非门组成的基本RS触发器的特性表触发器的特性表010011000111000000！ Q=Q=0,这既不是定义的这既不是定义的1状状态，也不是定义的态，也不是定义的0状态。当状态。当SD、RD同时回到同时回到0以后无法断以后无法断定锁存器回到定锁存器回到1状态还是状态还是0状态。状态。设计电路时此种情况应避免设计电路时此种情况应避免 基本基本RS触发器是构成各种功能触发器的基本单元，所以称为触发器是构成各种功能触发器的基本单元，所以称为基本触发器。它可以用两个与非门或两个或非门交叉耦合构成。基本触发器。它可以用两个与非门或两个或非门交叉耦合

7、构成。 在在SD=1信号消失以后（即信号消失以后（即SD回到回到0），），由于由于Q端的高电平接回到端的高电平接回到G2的另一个输入的另一个输入端，因而电路的端，因而电路的1态保持不变态保持不变与与SD端状态端状态相同相同 在在RD=1信号消失以后，信号消失以后，电路保持电路保持0态不变态不变 若触发器原为若触发器原为1态，欲使之变为态，欲使之变为0态，态，必须将必须将RD端的电平端的电平10，SD端的电平端的电平0，这里所加的输入信号称为这里所加的输入信号称为触发信号触发信号，由，由它们导致的转换过程称为它们导致的转换过程称为翻转翻转。S0*SRQRSQ特性方程：特性方程：RQ 已知或非门构

8、成的基本已知或非门构成的基本RS触发器输入波形，试画出触发器输入波形，试画出输出输出Q和和Q的波形。的波形。触发器的特性方程，是指触发器输出状态的次态触发器的特性方程，是指触发器输出状态的次态Q*与现态与现态Q及及输入之间的逻辑关系表达式。触发器现态输入之间的逻辑关系表达式。触发器现态Q既是触发器现在的输出既是触发器现在的输出状态，又同时与输入信号共同决定着触发器的下一个输出状态状态，又同时与输入信号共同决定着触发器的下一个输出状态: 次次态态Q*。所以，特性方程实际上是以触发器的输入及现态作变量，输。所以，特性方程实际上是以触发器的输入及现态作变量，输出次态为函数的逻辑方程。出次态为函数的逻

9、辑方程。00 出现非定义的出现非定义的Q=Q=0状态状态当当RD和和SD同时回到低同时回到低电平以后锁存器的状电平以后锁存器的状态难以确定态难以确定 约束条件约束条件 不能同时为不能同时为12.与非门构成与非门构成1100111010与非门组成的基本与非门组成的基本RS触发器的特性表触发器的特性表01110010110000111111！出现非定义的出现非定义的Q=Q=1状态，当状态，当SD、RD同时同时回到高电平以后锁存器回到高电平以后锁存器的状态难以确定。的状态难以确定。设计电路时此种情况应避免设计电路时此种情况应避免这个电路是以低电平作为输入信这个电路是以低电平作为输入信号的，所以用号的

10、，所以用SD D和和RD分别表示置分别表示置1输入和置输入和置0输入。输入。表示用低表示用低电平作输电平作输入信号，入信号，或者低电或者低电平有效平有效置置1输输入端入端置置0输输入端入端基本基本RS触发器动作特点触发器动作特点:输入信号在全部作用时间内都直接改变输出端输入信号在全部作用时间内都直接改变输出端Q和和Q的状态。的状态。例例.00111001110101101001110101100011 由于由于SD首先回到了高首先回到了高电平，所以锁存器的次态电平，所以锁存器的次态仍是可以确定的。仍是可以确定的。基本基本 RS 触发器的两种形式触发器的两种形式: :特性表特性表Q1110101

11、0不定不定00Q*SDRD不定不定11001110Q00Q*SDRDQQSDRDSRQQSDRDSR逻辑符号逻辑符号置置 0、置、置1 信号信号低电平有效低电平有效置置 0、置、置1 信号信号高电平有效高电平有效弄清输入信号弄清输入信号是低电平有效是低电平有效（左图，与非（左图，与非门构成）还是门构成）还是高电平有效高电平有效（右图，或非（右图，或非门构成）。门构成）。 增加一个控制端，引入同步信号，使触发器只在同步信号到增加一个控制端，引入同步信号，使触发器只在同步信号到达时，触发器的状态随输入变化。称这个同步信号为时钟信号。达时，触发器的状态随输入变化。称这个同步信号为时钟信号。1.电平触

12、发电平触发SR触发器触发器（同步触发器）（同步触发器）电平触发电平触发SR触发器的特性表触发器的特性表0*SRQRSQ 特性方程特性方程RS锁存器锁存器输入控制电路输入控制电路约束约束条件条件R、S同时由同时由1变为变为0，或者，或者S=R=1时时CLK回到回到0，触发，触发器的次态将无法确定。器的次态将无法确定。表示表示CLK是编号为是编号为1的一个控制信号的一个控制信号表示受表示受C1控制的两控制的两个输入信号个输入信号 当当CP脉冲为低电平时，脉冲为低电平时，G3，G4与非门各有一个输入为与非门各有一个输入为CP，其，其输出均为高电平，即由输出均为高电平，即由G1，G2两个与非门构成的基

13、本两个与非门构成的基本RS触发器的触发器的状态状态Q（G1门的输出端）保持不变，同步门的输出端）保持不变，同步RS触发器不动作。即时钟触发器不动作。即时钟 CP=0 输入端输入端S、R被封锁，被封锁，SD = RD =1，Q保持不变。保持不变。 当当CP脉冲为高电平时，脉冲为高电平时，G3，G4与非门的一个输入端为高电平，与非门的一个输入端为高电平，相当于非门，输入端相当于非门，输入端R、S通过反相后作用在基本通过反相后作用在基本RS触发器上。即触发器上。即时钟时钟 CP=1 ， 输入端输入端S、R变化引起变化引起Q、Q变化。变化。 同步同步RS触发器的时钟脉冲触发器的时钟脉冲CP只控制触发器

14、的状态允许变化的只控制触发器的状态允许变化的时间，触发器的状态究竟变成时间，触发器的状态究竟变成0或或1，还是不变是由输入端，还是不变是由输入端R、S决定决定的。的。 没有小圆圈表示没有小圆圈表示CLK以高电平作为有效信号，以高电平作为有效信号，否则表示否则表示CLK以低电以低电平作为有效信号平作为有效信号 实际工作中，触发器的工作状态不仅要由触发输入信号决实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端控制端 。 时钟信号（时钟信号（CP 即即 Clock Pulse），是一串

15、周期和），是一串周期和脉宽一定的矩形脉冲。脉宽一定的矩形脉冲。 5.3 电平触发的触发器电平触发的触发器 只要在只要在SD或或RD加入低电平，即可立即将触发器置加入低电平，即可立即将触发器置1或或置置0，而不受时钟信号和输入信号的控制。，而不受时钟信号和输入信号的控制。 在某些应用场合，有时需要再在某些应用场合，有时需要再CLK的有效电平到达之前的有效电平到达之前预先将触发器置成指定的状态，为此，在实用的电路上往往预先将触发器置成指定的状态，为此，在实用的电路上往往还设置有异步置还设置有异步置1输入端输入端SD和异步置和异步置0输入端输入端RD。异步置位端异步置位端（低电平有效）（低电平有效）

16、异步复位端异步复位端（低电平有效）（低电平有效）用用SD或或RD将触发器置位或复位应当在将触发器置位或复位应当在CLK=0的状态下进的状态下进行，否则在行，否则在SD或或RD返回高电平以后预置的状态不一定能返回高电平以后预置的状态不一定能保存下来。保存下来。触发器在时钟触发器在时钟信号控制下正信号控制下正常工作时应处常工作时应处于高电平于高电平RDCPRQQ1SSC1CPR1RRSVCCRDS解：解：例例. . 试对应输入波形画出下图中试对应输入波形画出下图中 Q 端端波形。波形。初始状初始状态未知态未知QVCC 在在CP1的全部时间里，的全部时间里，输入信号的变化都直接改变输出端输入信号的变

17、化都直接改变输出端Q和和Q的状态的状态; CP=1时，若输入信号多次发生变化，则触发器状态多次发生时，若输入信号多次发生变化，则触发器状态多次发生翻转，因此其抗干扰能力差，如翻转，因此其抗干扰能力差，如S信号有一个小干扰（正脉冲），信号有一个小干扰（正脉冲），则则Q翻转为翻转为1状态，不能保持状态，不能保持0状态；状态； 在在CP为为1期间出现的多次翻转现象称为空翻，是时序电路的一期间出现的多次翻转现象称为空翻，是时序电路的一种险象种险象; CP =0期间输出状态保持不变。期间输出状态保持不变。电平触发方式的动作特点电平触发方式的动作特点:CP = 1期间内输入信号期间内输入信号多次发生变化，

18、则触发多次发生变化，则触发器也会多次翻转。器也会多次翻转。解：解：例：已知触发器的输入信号如图所示，试画出输入端的电压波形。例：已知触发器的输入信号如图所示，试画出输入端的电压波形。设触发器的初始状态为设触发器的初始状态为Q = 0。不变不变不变不变2. D锁存器锁存器特性方程：特性方程：Q*=DDSDR为适应需要改成单端输入信号为适应需要改成单端输入信号特点：特点：Q* 跟随跟随 D 信号信号解：解：例例. . 试对应输入波形画出下图中试对应输入波形画出下图中 Q 端端波形波形( (设触发器初始状态为设触发器初始状态为 0) )。QQ1DDC1CPDCPQCP = 0，D锁存器状态不变锁存器

19、状态不变CP = 1， D锁锁存发器存发器次态跟随次态跟随 D 信号信号 在在 CP = 1 期间发生期间发生空翻空翻, ,空翻可导致电路工作失控。空翻可导致电路工作失控。1.主从主从SR触发器触发器（主从触发器）（主从触发器） 为了提高触发器工作的可靠性，希望在每个为了提高触发器工作的可靠性，希望在每个CLK周期里输出的周期里输出的状态只能改变一次，在电平触发的触发器基础上又设计出了脉冲触状态只能改变一次，在电平触发的触发器基础上又设计出了脉冲触发的触发器。发的触发器。 接 收 输接 收 输入信号过程入信号过程CLK=1=1期间：期间：主触发器控制主触发器控制门门G G7 7、G G8 8打

20、开，打开，接收输入信号接收输入信号S S、R R, ,从触发从触发器控制门器控制门G G3 3、G G4 4封锁，封锁，使主使主从从 RS 触发器触发器状态保持不变。状态保持不变。1011给主从触发器提供反相的给主从触发器提供反相的时钟信号，使它们在不同时钟信号，使它们在不同的时段交替工作。的时段交替工作。输出信号过程输出信号过程CLK下降沿到下降沿到来时，主触发来时，主触发器封锁，从触器封锁，从触发器按照主触发器按照主触发器的状态改发器的状态改变。变。0111特性方程特性方程0*SRQRSQCLK下降沿下降沿到来时有效到来时有效5.4 脉冲触发的触发器脉冲触发的触发器例例2.主从主从JK触发

21、器触发器KQRQJS 下降沿时有效CLKQKQJQKQQJQRSQ)(*主从主从JKJK触发器没有约束触发器没有约束10J=1 K=0时，时，CLK1期间主触发器置期间主触发器置1；CLK下降沿到达时，从触发器置下降沿到达时，从触发器置1，Q*=1。1101J=0 K=1时，时，CLK1期间主触发器置期间主触发器置0；CLK下降沿到达时，从触发器置下降沿到达时，从触发器置0，Q*=0。0000J=0 K=0时，触发器保持原来状态不变，时，触发器保持原来状态不变， Q*=Q。11J=1 K=1时，时，Q=0,G7 输出输出0，主触发器置，主触发器置1，CLK,Q*=1；Q=1,G8 输出输出0，

22、主触发器置，主触发器置0，CLK,Q*=0。Q*=Q CP = 1 期间，主触发器接收输入信号；期间，主触发器接收输入信号；CP = 0 期间，主触期间，主触发器保持发器保持 CP 下降沿之前状态不变，而从触发器接受主触发器状下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。这种下降沿时刻翻转。这种触发方式称为主从触发式。触发方式称为主从触发式。也也是是确确定定的的的的情情况况下下，为为解解除除约约束束，即即使使出出现现*1QRS SRSR列出真值表列出真值表XXX X00 0000 1110 0110 1101

23、 0001 1011 0111 10*QQKJCLKQXXX X00 0000 1101 0001 1010 0110 1111 0不定不定#11 1不定不定#* QQRSCLKQ 具有多输入端的主从具有多输入端的主从JK触发器触发器J1和和J2是与是与的关系的关系K1和和K2是与是与的关系的关系在在CP 有效有效集成主从集成主从JKJK触发器触发器321KKKK 321JJJJ 低电平有效低电平有效低电平有效低电平有效CP下降沿触发下降沿触发例例QKQJQ*脉冲触发方式的动作特点脉冲触发方式的动作特点: 触发器翻转分两步动作：第一步，在触发器翻转分两步动作：第一步，在 CLK1期间主触发器接

24、期间主触发器接收输入端信号，被置成相应的状态，从触发器不变；第二步，收输入端信号，被置成相应的状态，从触发器不变；第二步，CLK下降沿到来时从触发器按照主触发器的状态翻转，输出端下降沿到来时从触发器按照主触发器的状态翻转，输出端Q和和Q的的状态改变发生在状态改变发生在CLK下降沿。下降沿。 在在CLK=1的全部时间里输入信号都将对主触发器起控制作用。的全部时间里输入信号都将对主触发器起控制作用。一次变化现象：一次变化现象： 在在Q=0Q=0时，时，J J端出现正向干扰，在端出现正向干扰，在Q=1Q=1时，时，K K端出现正向干扰，端出现正向干扰，触触发器的状态只能根据输入端的信号（正向干扰信号

25、）改变一次的现发器的状态只能根据输入端的信号（正向干扰信号）改变一次的现象称为一次变化现象。象称为一次变化现象。 一次变化现象降低了主从一次变化现象降低了主从JKJK触发器的抗干扰能力。触发器的抗干扰能力。 主从主从JKJK触发器在使用时要求触发器在使用时要求J J、K K信号在信号在CLKCLK上升沿前加入，上升沿前加入， CLK=1CLK=1期间保持不变，期间保持不变，CLKCLK下降沿时触发器状态发生改变。下降沿时触发器状态发生改变。例、例、01011Q=1,J=0,K=1,主触发器主触发器被置被置0；虽然；虽然CLK下降沿下降沿到达时又回到到达时又回到K=0,但从但从触发器输出触发器输

26、出Q*=0.Q=0，J=K=1,主触发器主触发器被置被置1，虽然，虽然CLK下降沿下降沿到达时又回到到达时又回到J=0,从触发从触发器保持输出器保持输出Q*=1。 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅取决于次态仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想，人们相继研制成了各种边沿触发的触发器电路。为实现这一设想，人们相继研制成了各种边沿

27、触发的触发器电路。 边沿触发器特点：边沿触发器特点：触发翻转控制在触发翻转控制在CP触发沿到来的一瞬间，触发沿到来的一瞬间，而而且将接收输入信号的时间也控制在且将接收输入信号的时间也控制在CP触发沿到来的前一瞬间。因此，触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。了触发器工作的可靠性和抗干扰能力。 目前已用于数字集成电路产品中的边沿触发器电路有用两个电目前已用于数字集成电路产品中的边沿触发器电路有用两个电平触发平触发D触发器构成的边沿触发器、维持阻塞触发器、利用

28、门电路触发器构成的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等几种较为常见的电路结构形式。传输延迟时间的边沿触发器等几种较为常见的电路结构形式。实际的实际的CMOSCMOS边沿触发边沿触发D D触发器触发器CP由低电平眺变到高电平由低电平眺变到高电平, FF1保持原态保持原态, FF2选通选通,Q=Q1。1QQ1CLK1DC1D1FF2Q2CLK1DC12FFCLKQ1.用两个电平触发用两个电平触发D触发器组成的边沿触发器触发器组成的边沿触发器CP 触发的边沿触发的边沿 D 触发器触发器D锁存器锁存器D锁存器锁存器当当CP=0时时,FF1被选通被选通,Q1=D, FF2保持

29、原态保持原态;表示边沿表示边沿触发方式触发方式利用利用CMOSCMOS传输门的边沿触发器传输门的边沿触发器01001010101DD 10110101010D D D CP=0期间，门期间，门TG2、TG3被封锁呈现高阻态，被封锁呈现高阻态，TG3阻断了触发阻断了触发信号信号D的传输，门的传输，门TG1、TG4传输工作，传输工作，TG4与自已的非门构成闭与自已的非门构成闭路，使路，使D触发器输出状态保持不变，即触发器输出状态保持不变，即 Q*=Q。CP时刻，时刻，CP=0使门使门TG2、TG3呈现高阻态，门呈现高阻态，门TG1、TG4传传输工作。门输工作。门TG3阻断阻断D的传输，的传输，TG

30、4使使D触发器状态保持；之后，触发器状态保持；之后，CP=1使门使门TG1、TG4 呈现高阻态，门呈现高阻态，门TG2、TG3传输工作。传输工作。TG2工工作保存作保存CP=0最后时刻输入的最后时刻输入的D，TG3传输工作，使传输工作，使D触发器输出状触发器输出状态为：态为：Q* =D。5.5 边沿触发的触发器边沿触发的触发器 实际的实际的CMOSCMOS边沿触发边沿触发D D触发器触发器1.用两个电平触发用两个电平触发D触发器组成的边沿触发器触发器组成的边沿触发器CP 触发的边沿触发的边沿 D 触发器触发器D锁存器锁存器D锁存器锁存器利用利用CMOSCMOS传输门的边沿触发器传输门的边沿触发

31、器高阻高阻D DCP=1期间，门期间，门TG1、TG4被封锁呈现高阻态，被封锁呈现高阻态，TG1阻断了触发信阻断了触发信号号D 的输入，门的输入，门TG2、TG3传输工作，传输工作，TG2与自已的非门构成闭路，与自已的非门构成闭路，使使D触发器输出状态保持不变，即触发器输出状态保持不变，即Q*=Q。CP时刻，时刻，CP=1使使TG1、TG4高阻，阻断触发信号高阻，阻断触发信号D，输出不，输出不变，且和变，且和D无关。之后的无关。之后的CP=0又使又使TG2、TG3高阻，仍阻断触发信高阻，仍阻断触发信号号D，门，门TG4使电路输出状态不变，则使电路输出状态不变，则D触发器仍保持原态。触发器仍保持

32、原态。D 高阻高阻高阻高阻高阻高阻高阻高阻高阻高阻工作工作工作工作CP=1期间，门期间，门TG1、TG4被封锁呈现高阻态，被封锁呈现高阻态，TG1阻断了触发信阻断了触发信号号D 的输入，门的输入，门TG2、TG3传输工作，传输工作，TG2与自已的非门构成闭路，与自已的非门构成闭路，使使D触发器输出状态保持不变，即触发器输出状态保持不变，即Q*=Q。 由于引入了由于引入了传输门，传输门，该电路虽为主从结构，却没有一次变化问该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。题，具有边沿触发器的特性。 故这是一个上升沿触发的故这是一个上升沿触发的D触发器触发器.5.5 边沿触发的触发器边

33、沿触发的触发器 带异步置位、复位端的带异步置位、复位端的CMOSCMOS边沿触发边沿触发D D触发器触发器异步复位端异步复位端（高电平有效）（高电平有效）异步置位端异步置位端（高电平有效）（高电平有效）RDSDTG1TG2CDG1G2CCLKTG3TG4CG3G4CQQCCCCCCCLKQG5SRG3G4G6G1G2QSR2.维持阻塞边沿触发器维持阻塞边沿触发器克服在克服在CLK=1期间触发器的多次翻转现象期间触发器的多次翻转现象CLKQG5DSRG3G4G6G1G2QQQCLKD CP=0时，时，D信号存入信号存入G6、G5门，需门，需2tpd时间，时间， G3、G4门封门封锁，锁，电路保持

34、原态；电路保持原态； 当当CP 时，需时，需1tpd时间时间D存入存入G3、G4门，门，触发器接收触发器接收D端数端数据，据，维持阻塞线维持阻塞线反馈，反馈，D再改变，不影响再改变，不影响Q状态。状态。 CP=1期间，即使期间，即使D发生变化，电路状态也不随之发生变化。发生变化，电路状态也不随之发生变化。克服在克服在CLK=1期间触发器的多次翻转现象期间触发器的多次翻转现象特点：特点： 1、上升沿触发；、上升沿触发； 2、触发后电路次态同输入信号、触发后电路次态同输入信号D； 3、输入信号、输入信号D必须先于必须先于CP上升沿前送到。上升沿前送到。2.维持阻塞边沿触发器维持阻塞边沿触发器上升沿

35、触发上升沿触发带异步置位、复位端和多输入端的维持阻塞带异步置位、复位端和多输入端的维持阻塞D触发器触发器CLKQG5SRG3G4G6G1G21DDSDRQ2D电路结构电路结构CLKQSR1DDSDRQ2D1DC1CLKQSR1DDSDRQ2D1DC1&逻辑图形符号逻辑图形符号多输入端多输入端低电平有效低电平有效例：画出带异步置位端主从例：画出带异步置位端主从J-K触发器的输出波形：触发器的输出波形： 边沿触发器动作特点边沿触发器动作特点: 触发器的次态仅仅取决于时钟信号的上升沿（下降触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，输入信沿）到达时输入的逻

36、辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。号的变化对触发器输出的状态没有影响。 边沿触发器有效地提高了触发器的边沿触发器有效地提高了触发器的抗干扰能力抗干扰能力，因，因而也提高了电路的工作而也提高了电路的工作可靠性可靠性。集成边沿集成边沿D D触发器触发器注意注意：CC4013的异步输入端的异步输入端RD和和SD为高电平有效。为高电平有效。CP上升沿触发上升沿触发集成边沿集成边沿JKJK触发器触发器74LS112为为CP下降沿触发。下降沿触发。CC4027为为CP上升沿触发，且其异步输入端上升沿触发，且其异步输入端RD和和SD为高电平有效为高电平有效。注意注意Q1Q1

37、CPDC11D(a)(b)SC1R1DCPQ2Q2解：解：例、设触发器初态为例、设触发器初态为 0，试对应输入波形画出，试对应输入波形画出 Q1、Q2 的波形。的波形。DCPQ1Q222QD D 触发器特性方程为触发器特性方程为 Q* = D功能是翻转功能是翻转因此因此22*2QDQ C110C1该电路的功能是：在时钟触发沿到达时该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。相应触发器称为计数触发器。5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法按按逻逻辑辑功功能能可可分分为为SR触发器触发

38、器T和和T触发器触发器JK触发器触发器D触发器触发器5.6.1 5.6.1 触发器按逻辑功能的分类触发器按逻辑功能的分类 SR触发器触发器SR触发器的特性表触发器的特性表S R Q 0 0 Q000 0 110 1 000 1 101 0 011 0 111 1 01 1 1SR触发器的触发器的状态转换图状态转换图0 01 1S =1R =0S =0R =1S =R =0S =0R =00状态状态11状态状态(约束条件约束条件) 0*SRQRSQ特性方程特性方程JK触发器的特性表触发器的特性表J K Q 0 0 Q000 0 110 1 000 1 101 0 011 0 111 1 011

39、1 10特性方程特性方程JKQ00011110010100 1011QKJQQ状态转换图状态转换图0 01 1J =1K = J = K =1J =K =0J =0K = JK触发器触发器特性方程特性方程QTTQQ0 01 1T =1T=1T=0T=0T触发器的特性表触发器的特性表T Q 0 Q000 111 011 10保持保持状态状态翻转翻转1TC1QQCLKT T触发器触发器状态转换图状态转换图当当T=1时，称为时，称为T触发器触发器。QQ*特性方程特性方程0 01 1D =1D=0D=1D=0D触发器的特性表触发器的特性表D Q 0 Q000 101 011 11置置0状态状态置置1

40、D触发器触发器状态转换图状态转换图1DC1QQCLKDDQ *5.6.2 5.6.2 触发器的电路结构和逻辑功能触发方式触发器的电路结构和逻辑功能触发方式按逻辑功能分类按逻辑功能分类：RSRS触发器、触发器、D D型触发器、型触发器、JKJK触发器、触发器、T T型触发器等。型触发器等。按电路结构分类按电路结构分类：基本：基本RSRS触发器、同步触发器、同步RSRS触发器、主从触发器、触发器、主从触发器、 边沿触发器等。边沿触发器等。按触发方式分类按触发方式分类：电平触发、脉冲触发器、和边沿触发器等。：电平触发、脉冲触发器、和边沿触发器等。 同一种逻辑功能的触发器可以用不同的电路结构实现。反过

41、来，同一种逻辑功能的触发器可以用不同的电路结构实现。反过来，用同一种电路结构形式可以作成不同逻辑功能的触发器。用同一种电路结构形式可以作成不同逻辑功能的触发器。电路的结构形式决定了其触发方式。电路的结构形式决定了其触发方式。例：例：时钟时钟CLK波形如图所示波形如图所示,试画出各触发器输出端试画出各触发器输出端Q的的波形波形,设设Q的初始状态为的初始状态为0。1111KQJ2QD)(11111*1CLKQQKQJQ)(* CLKQDQ22 CLKQ1 Q2，QQ 4 ，02QQ ，03QQ，11 Q，5QQ，6QQQ2CPC11DQ3CPC11J1KQ1CPC11DQ5CPC11J1KQ4CP

42、C11DQ6CPC11J1K例、已知触发器初态为例、已知触发器初态为0 0，画出在，画出在CPCP信号连续作用下各触发器的输信号连续作用下各触发器的输出波形出波形 。CLKQ1Q2Q3Q4Q5Q6，QQ 4 ，02QQ ，03QQ，11 Q，5QQ，6QQ例：例：时钟时钟CP波形如图所示波形如图所示,试画出各触发器试画出各触发器Q端的波形端的波形,设各输出端设各输出端Q的初始状态的初始状态Q=0 。2QJK=1CP1QD CP)(* CPQQQKQJQ12111)(* CPQQ12 CPQ1 Q25.6.3 5.6.3 触发器逻辑功能的转换触发器逻辑功能的转换JKJK触发器触发器：逻辑功能最完

43、善逻辑功能最完善D D触发器触发器：单端输入，使用最方便单端输入，使用最方便不同逻辑功能触发器之间的相互转换不同逻辑功能触发器之间的相互转换？ 利用已有触发器和待求触发器的特性方程相等的原则，求出转利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑，得到被转换触发器的驱动方程。换逻辑，得到被转换触发器的驱动方程。关键：关键：找出被转换触发器的激励条件找出被转换触发器的激励条件CP 已有已有 触发器触发器转换转换逻辑逻辑QQ待求触发器待求触发器输输入入转换步骤：转换步骤：（1）写出已有触发器和待求触发器的特性方程。）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，

44、使之形式与已有触发器的特性）变换待求触发器的特性方程，使之形式与已有触发器的特性 方程一致。方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原）比较已有和待求触发器的特性方程，根据两个方程相等的原 则求出转换逻辑。则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。）根据转换逻辑画出逻辑电路图。JKJK触发器触发器RSRS触发器触发器0*RSQRSQQRQSRSQSQRQRQSRRSQQRQSQRSQQSQRQQSQRSQ)()(*RS触发器特性方程触发器特性方程变换变换RS触发器的特性方程，使之形式与触发器的特性方程，使之形式与JK触发器的特性方程一致：触发器的特性方程一致：QKQJQ*QRQSQ*比较，得：比较，得：RKSJ电路图电路图QCP1J C1 IKQT触发器特性方程：触发器特性方程：QTQTQTQ*与与JKJK触发器的特性方程比较，得触发器的特性方程比较，得TKTJ电电路路图图JKJK触发器触发器TT触发器触发器QQCP1J C1 IKTQTDD D触发器触发器TT触发器触发器D D触发器触发器TT触发器触发器QD 设计要求：四人参加比赛，每人一个按钮，其中最先按下按钮设计要求：四人参加比赛，每人一个按钮，其中最先按下按钮者，相应的指示灯亮；其他人再按按钮不起作用。者，相应的指示灯亮；其他人再按按钮不起作用